RANGKAIAN PENCACAH
Disusun Oleh :
Kelompok II
i
DAFTAR ISI
DAFTAR ISI ...................................................................................................................... ii
KATA PENGANTAR ....................................................................................................... iii
BAB I PENDAHULUAN
I.1 Latar Belakang Masalah .................................................................................... 1
I.2 Rumusan Masalah .............................................................................................. 2
I.3 Tujuan................................................................................................................. 2
BAB II PEMBAHASAN
II.1 Rangkaian Pencacah .......................................................................................... 3
II.2 Jenis Jenis Counter ............................................................................................. 4
II. 3 Simulasi Rangkaian Counter up an down .......................................................... 16
II. 4 Aplikasi Rangkaian Counter .............................................................................. 22
ii
KATA PENGANTAR
Puji syukur kami panjatkan kehadirat Tuhan Yang Maha Esa, karena atas berkat dan
rahmat-Nya penulis dapat menyelesaikan makalah yang berjudul Rangkaian Pencacah untuk
memenuhi salah satu tugas mata kuliah Elektronika digital. Kami juga mengucapkan terima
kasih kepada semua pihak yang turut berpartisipasi dalam penyusunan makalah ini, sehingga
makalah ini dapat tersusun dengan baik.
Namun, kami menyadari bahwa makalah ini masih jauh dari kata sempurna. Oleh
karena itu, kami mengharapkan kritik dan saran yang bersifat membangun, sehingga kami
dapat menyusun makalah yang lebih baik di masa depan. Penulis yakin makalah ini dapat
bermanfaat bagi pembaca dalam kehidupan sehari-hari.
Penulis
iii
BAB I
PENDAHULUAN
1
I.2 Rumusan Masalah
1. Apa yang dimaksud rangkaian pencacah?
2. Jelaskan jenis jenis counter?
3. Bagaimanakah simulasi rangkaian counter up and down?
4. Bagaimanakah aplikasi Rangkaian pencacah (counter)?
I.3 Tujuan
1. Untuk mengetahui rangkaian pencacah
2. Untuk mengetahui jenis jenis counter
3. Untuk mengetahui simulasi rangkaian counter up and down
4. Untuk mengetahui aplikasi Rangkaian pencacah (counter)
2
BAB II
TINJAUAN PUSTAKA
3
Gambar II.1 Diagram rangkaian pencacah (Counter)
Menurut cara kerja masukan pulsa ke dalam setiap flip-flop, maka counter
dapat dibagi menjadi:
A. Asynchronous Binary Up Counter
Counter ini dapat menghitung biangan biner dengan urutan dari bawah ke
atas. Apabila digunakan 4 buah flip-flop, maka kita dapat melakukan hitunga paling
tinggi adalah 1111. Counter yang dapat menghitung sampai 1111 disebut 4 bit
binary counter. Oleh karena dapat menghitung dengan cara ke atas, maka disebut
pula asynchronous 4 binary up counter.
4
Gambar II.2 Asynchronous Binary Up Counter
Pada rangkaian di atas, input J dan K dari seluruh flip-flop dibuat dalam
keadaan 1. Sebelum pulsa pertama yang akan dihitung masuk ke input, maka
seluruh output counter L4, L3, L2 dan L1 dibuat 0 terlebih dahulu dengan jalan
membuat clear dalam keadaan 0 walaupun sesaat.
Pada saat pulsa pertama bergerak dari 1 ke 0, maka output flip-flop A akan
berubah dari 0 ke 1, Ouput B akan tetap karena sinyal yang masuk pada input clock
berubah dari 0 ke 1. Flip ke 3 dan 4 juga tidak mengalami perubahan karena belum
ada perubahan pada input clocknya. Jadi dapat disimpulakan bahwa sesudah pulsa
pertama datang keadaan ouput L4, L3, L2, L1 adalah 0001.
Selanjutnya apabila pulsa kedua bergerak dari 1 ke 0, output flip-flop 1 akan
kembali menjadi 0, akibatnya terjadi perubahan juga pada input clock flip-flop 2
(dari 1 ke 0) sehingga ouput flip-flop 2 menjadi 1. Sedangkan flip flop 3 dan 4
outputnya belum mengalami perubahan karena pulsa input clocknya belum
mengalami perubahan dari 1 ke 0. jadi sekarang output rangkaian counter ini adalah
0010.
Begitulah seterusnya sampai pulsa ke 15 datang. Keempat output rangkaian
counter akan bernilai 1111. Begitu masuk pulsa ke 16 (perubahan dari 1 ke 0)
datang maka output dari masing-masing flip-flop akan berubah menjadi 0000
(seperti keadaan awal).
5
dihubungkan dengan ouput not Q dari flip-flop sebelumnya. Untuk lebih jelasnya
dapat dilihat gambar berikut.
6
menghitung ke bawah. Alat pencacah yang dapat melakukan penghitungan seperti
ini disebut dengan binary up down counter. Alat ini dapat menghitung ke atas dan
ke bawah dengan mengatur suatu alat pengontrol tertentu.
7
E. Syinchronous Binary Down Counter
Sama dengan synchronous binary up counter di atas, hanya saja bedanyan
rangkaian ini melakukan penghitungan dari atas ke bawah. Rangkaiannya dapat
dilihat pada gambar berikut.
Jika kita menggunakan kontrol up counter maka rangkaian yang aktif adalah
Sedangkan jika kita menggunakan down counter maka rangkaian yang aktif adalah
8
Gambar II.7 Synchronous Binary Up Down Counter
Dengan merangkaiakan beberapa buah JK flip-flop dapat dibentuk beberapa
jenis counter. Jumlah kemampuan menghitung dari counter bergantung pada
jumlah flip-flop yang digunakan. Semakin bnayak jumlah flip-flop yang digunakan,
semakin besar pula jumlah menghitung yang dapt dilakukan.
Selain dapat menghitung pulsa, counter dapat juga digunakan untuk pembagi
frekuensi. Frekuendi output dari sebuah flip-flop adalah setengah dari frekuensi
inputnya. Jadi, pada counter yang menggunakan empat buah flip-flop akan
membagi 16 frekusensi inputnya (f output = 1/16 f input).
Pada contoh counter yang sudah dibahas di atas hanya mampu menghitung
sampai bilangan tertentu saja, 2, 4, 6, 8, 16, 32 dan seterusnya. Untuk dapat
melakukan penghitungan diluar bilangan tersebut diperlukan rangkaian khusus
yang akan kita bahas pada tema selanjutnya.
Menurut urutan hitungan yang terbentuk pada outputnya, maka counter dapat
dibagi menjadi:
1. Up Counter
Up Counter adalah counter yang dapat menghitung secara berurutan dari
bilangan terkecil sampai bilangan terbesar. Sebagai contoh: 0-1-2-3-4-5.
“Rangkaian counter dapat dibuat dengan menggabungkan sejumlah flip-flop,
contoh menggunakan JK-FF dengan menghubungkan J dan K ke VCC.” Langkah
yang digunakan dalam merancang sebuah counter sebagai berikut :
1. Buat state diagram dengan rangkaian counter yang ingin dirancang. Dengan
menggunakan state diagram maka dengan mudah memahami urutan keluaran
daricounter. Kemudian, Menentukan jenis flip-flop yang ingin digunakan.
Aplikasikan karakteristik pada table kebenaran rangkaian yang dibuat.
9
b. Terakhir dengan menggunakan peta karnough, guna untuk menentukan
masing-masing persamaan dari digital JA, KA, JB, KB, JC dan KC. setelah
itu membuat rangkaian digital yang sesuai dengan persamaan digital yang
didapatkan.
2. Down Counter
Selain meghitung naik dari nol sampai beberapa nilai yang ditentukan,
terkadang perlu juga untuk menghitung turun dari nilai yang sudah ditentukan
menjadi nol yang dapat memungkinkan untuk menghasilkn output aktif yang ketika
dihitung nol atau pra-lainnya. Nilainya akan tetap tercapai.
Penghitungan turun sering disebut dengan down counter penghitung turun
biner. Penghitungan ini berkurang satu setiap pulsa clock eksternal dari beberapa
nilai yang telah ditentukan. IC bertujuan ganda khususnya seperti TTL 74LS193
atau CMOS CD4510 yaitu penghitung biner atas atau bawah biner 4-bit yang
mempunyai pin untuk input tambahan yang digunakan untuk memilih mode
penghitung naik atau turun.
3. Counter Sinkron
Perhitungan pada counter sinkron adalah di setiap flip-flopnya menerima
input Clock di saat yang bersamaan , karena counter sinkron ini dirangkai secara
parallel. Sedangkan menurut Soumitra Kumar Mandal (2019: 3.64) “Penghitung
sinkron diatur sedemikian rupa sehingga semua flip-flop di penghitung dipicu
secara bersamaan dan semua bit keluaran juga mengubah keadaan secara
bersamaan.” Dengan hal ini, semua flip-flop di penghitung sinkron akan berubah
statusnya secara bersamaan. Hal ini dapat terjadi ketika Clock terhubung dengan
semua flip-flop sehingga semua flip-flop meneriman Clock Pulse yang sama dalam
waktu yang bersamaan.
10
Pada gambar diatas menunjukkan bahwa input Clock terhubung langsung
dengan empat flip-flop dan kedua input J-K tinggi. Dengan itu, J-K flip-flop akan
beroperasi dalam mode toggle dan pola frekuensi divide-by-two dapat diperoleh
dari output masing-masing flip-flop. Sirkuit ini tidak bisa dijadikan sebagai
penghitung. Untuk mencapai urutan biner, input J-K dari flip-flop akan
dihubungkan ke output tahap sebelumnya secara langsung atau dengan beberapa
pengaturan khusus.
Dalam Counter Sinkron juga terdapat istilah carry propagation delay, yang
dimana terdapat perbedaan manipulasi gerbang yang menyebabkan perbedaan
waktu tunda. Counter sinkron ini secara logis mengatur flip-flop dan gerbang logika
AND untuk mengimplementasikan fungsi perhitungan tersebut.
Dengan ini, Counter Sinkron bisa dikatakan lebih cepat pengoperasiannya
dibandingkan dengan Counter Asinkron, karena setiap flip-flop nya tidak
menerima input dari Clock secara bersamaan.
11
Desain Counter Sinkron
Counter sinkron banyak digunakan di sirkuit digital menggunakan empat tipe
flip-flop. Counter sinkron digunakan untuk membagi frekuensi, menghitung waktu
dan pulse. Konfigurasi yang sangat optimal dari counter sinkron n-bit. Pada counter
sinkron setiap flip-flop dipicu melalui clock pulse tunggal. Ashish Kumar Luhach,
dkk. (2019: 89) mengatakan bahwa “Pada outputnya berkelanjutan akan berubah
tergantung pada kedua ujung clock. Counter sinkron yang diusulkan adalah mod-4
(2-bit), selanjutnya dapat dimodifikasi menjadi mod-8 (3-bit), mod-16 (4-bit) dan
masih banyak lagi”. JK flip-flop dan sirkuit logika kombinasional lainnya lah
design yang dimaksudkan disini.
12
saja yang dikendalikan oleh sinyal clock. Sedangkan sinyal untuk flip-flop yang
lainya diambil dari masing-masing flip flop sebelumnya.
13
e. Menghubungkan output flip-flop yang kiri dengan input clock flip-flop disebelah
kanannya dan seterusnya.
f. Ambil output counter melalui stiap output fli-flop. Output yang paling kiri adalah
LSB dan yang paling kanan adalah MSB.
Tabel Kebenaran Counter Asinkron
Table 1 Counter Asinkron Modulo-8
Dari tabel di atas, terlihat jika output 5 desimal atau CBA=101 biner, karena
harus mereset maka nilai outputnya adalah 0 semua. Perubahan itu dilakukan
dengan menghubungkan clear stiap flip-flop dengan suatu gerbang logika yang
mengubah nilai dari C=1 menjadi C=0 sama halnya dengan A.
Untuk mengubah nilai inputan diperlukan sebuah gerbang logika seperti
contoh berikut.
14
Gambar II.12 Rangkaian Counter Asinkron Modulo-5 dengan
Flip-flop JK (Jenis active-high)
Pada gambar di atas gerbang logika yang digunakan adalah AND, jika jenis
clear pada flip-flop adalah active-high (clear jika diberi 1). Memberi nilai 1 jika
kedua inputan C dan A bernilai 1.
Pada gambar di atas gerbang logika yang digunakan adalah NAND, jika
jenis clear pada flip-flop adalah active-low (clear jika diberi 0). Memberi nilai 1
jika kedua inputan C dan A bernilai 0.
5. Up-Down Counter
15
sedangkan jika input CNTRL bernilai ‘0’, Counter akan menghitung turun
(DOWN).
16
1. IC (Integrated Circuit) Timer 555 (IC Clock)
17
adalah “High”. Kaki Discharge ini biasanya dihubungkan dengan Kapasitor
yang berfungsi sebagai penentu interval pewaktuan. Kapasitor akan mengisi
dan membuang muatan seiring dengan impedansi pada kaki 7. Waktu
pembuangan muatan inilah yang menentukan Interval Pewaktuan dari IC555.
• Kaki 8 (Vcc) : Terminal Positif sumber tegangan DC (sekitar 4,5V atau 16V)
2. IC 74LS192
18
diterjemahkan ini akan diubah dalam bentuk bilangan decimal yang di baca pada
keluaran seven segment cathode.
4. Baterai 12 Volt
5. Software Proteus (Simulasi rangkaian)
6. 7-segments
19
Gambar II.19 Seven Segments Common Cathode
20
Untuk mengatur kecepatan dari keluaran bilangan decimal di atur oleh IC
Timer 555 (Clock) yang digunakan. Pada simulasi rangkaian counter up/down ini,
fungsi dari IC 74LS192 adalah sebagai penerima masukan dari IC Timer 555
(Clock) untuk mencacah bilangan biner. Sedangkan kegunaan IC 74LS48 adalah
sebagai penerjemah dari IC 74LS192. Dimana yang diterjemahkan dalam hal ini
adalah bilangan biner. Bilangan biner ini akan di konversi menjadi bilangan
decimal.
Simulasi rangkaian counter up/down ini bisa dilakukan sesuai dengan
kebutuhan. Dalam rangkaian ini yang disimulasikan adalah pencacah sampai angka
decimal ratusan. Untuk membuat pencacah yang lebih dari ratusan, tentunya
diperlukan IC yang lebih banyak dari simulasi yang telah dibuat. Dan itu semua
tergantung dengan apa yang hendak di simulasikan.
Dalam simulasi rangkaian counter up dan counter down, memiliki perbedaan
perintah masukan, perintah ini tentunya juga akan membedakan keluaran yang di
tampilkan seven segment common cathoda. Counter up memiliki keluaran
pencacah dari angak desimal terkecil menuju angka desimal terbesar. Sedangkan
Counter Down memiliki keluaran yang sebaliknya.
21
Gambar II.22 simulasi rangkaian Counter Down (pencacah 999-0) menggunakan
Software Proteus
22
BAB III
PENUTUP
III. 1 Kesimpulan
III. 2 Saran
23
DAFTAR PUSTAKA
[1] Rifaldi Yanis, Dringhuzen J. Mamahit, ST. M. Eng, Drs. Elia Kendek Allo, Msc,
Sherwin R. U. A, Sompie, ST. MT.2013. “ Perancangan Catu Daya Berbasis
Up Down 45 Binary Counter dengan 32 Keluaran”. E-Journal Teknik
Elektro dan Komputer.
[2] Nuryanto, Lilik Eko. 2017. “Aplikasi JK Flip-Flop Untuk Merancang Decade
Counter Asinkron” . Jurusan Teknik Elektro Politeknik Negeri Semarang
: https://jurnal.polines.ac.id/index.php/orbith/article/view/971.
24
LAMPIRAN
25