MAKALAH ELEKTRONIKA DIGITAL

“PRINSIP KERJA PENCACAH”

Disusun Untuk Memenuhi Salah Satu Tugas

dalam Mata Kuliah Elektronika Digital

Dosen Pengampu: - Dr. Rahmatsyah, M.Si.

- Rajo Hasim Lubis, S.Pd., M.Pd

Oleh:

Kelompok 5
Ade Rahmadi Siregar (4193121033)

Andini Nur Katon (4192121001)

Nurjana (4191121002)

Pimpy Sheila Sigalingging (4192421011)

Putri Amaliyah (4193121019)

FISIKA DIK A 2019

PROGRAM STUDI (S1) PENDIDIKAN FISIKA
FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS NEGERI MEDAN
2021
 KATA PENGANTAR

Dengan mengucap puji syukur kehadirat Tuhan Yang Maha Esa atas segala limpahan
rahmat dan karunia-Nya, sehingga kami sanggup menyusun Makalah yang berjudul “Prinsip
Kerja Pencacah” ini semaksimal mungkin.

Adapun maksud kami menyusun makalah ini adalah untuk memenuhi tugas Elektronika
Digital yang telah di amanahkan kepada kami. Kami juga mengucapkan banyak terimakasih
kepada Bapak Dr. Rahmatsyah, M.Si dan Rajo Hasim Lubis, S.Pd., M.Pd selaku Dosen
Pengampu Mata Kuliah Elektonika Digital ini.
Kami sadar bahwa makalah ini tentu saja tidak lepas dari banyaknya kekurangan baik
dari segi mutu maupun jumlah dari materi yang dipaparkan. Semua ini murni didasari oleh
keterbatasan yang kami miliki.
Oleh sebab itu, kami membutuhkan masukan dan kritik yang bersifat membangun yang
berasal dari semua pihak demi perbaikan terhadap makalah selanjutnya. Harapan kami semoga
makalah ini bermanfaat terlebih bagi kami dan para pembaca.

Medan, 08 November 2021

Penyusun

Kelompok 5

i
 DAFTAR ISI

KATA PENGANTAR......................................................................................................................i
DAFTAR ISI...................................................................................................................................ii
BAB I...............................................................................................................................................1
PENDAHULUAN...........................................................................................................................1
2.1 Latar Belakang..................................................................................................................1
2.2 Rumusan Masalah.............................................................................................................2
2.3 Tujuan...............................................................................................................................2
BAB II PEMBAHASAN.................................................................................................................3
2.1 Pencacah Turun.................................................................................................................3
2.2 Pencacah yang berhenti sendiri.........................................................................................3
2.3 Susunan sistem pencacah naik/turun.................................................................................4
2.4 Dekoder BCD Ke Kode 7-Segmen.................................................................................13
2.5 Pencacah (counter) Frekuensi Pembagi-2.......................................................................14
BAB III PENUTUP.......................................................................................................................19
3.1 Kesimpulan.....................................................................................................................19
3.2 Saran................................................................................................................................19
DAFTAR PUSTAKA....................................................................................................................20

ii
 BAB I
PENDAHULUAN

2.1 Latar Belakang

Elektronika digital merupakan hal yang sangat penting dalam dunia teknologi.
Berbagai produk elektronika canggih saat ini dikembangkan menggunakan teknologi
elektronika digital. Keberadaan dari elektronika dalam kehidupan sehari-hari merupakan hal
yang sudah tidak asing lagi. Tanpa kita sadari, hampir semua yang berkaitan dengan listrik
pastinya berkaitan erat dengan bidang elektronik. Contohnya adalah waktu yang digunakan
dalam mengatur lalu-lintas atau sering disebut sebagai pengatur jalan (Lampu
merah).Lampu pengatur jalan ini merupakan salah satu contoh dari keberadaan instrument
elektronik. Dimana lampu pengatur jalan tersebut dirancang sedemikian rupa dengan waktu
(timer) yang di sesuaikan. Waktu (timer) yang digunakan dalam pengatur jalan-nya lalu
lintas tersebut merupakan salah satu aplikasi dari counter (Pencacah).
Counter adalah rangkaian logika sekuensial yang dapat berfungsi untuk menghitung
jumlah pulsa yang masuk yang dinyatakan bilangan biner. Hampir seluruh peralatan
elektronik yang mempergunakan sistem digital  di dalam rangkaiannya berisi suatu alat yang
dapat mengontrol urutan operasi program. Alat tersebut dinamakan dengan pencacah atau
counter.
Pencacah (counter) adalah perangkat logika berurutan yang diaktifkan atau dipicu
oleh pulsa waktu eksternal atau sinyal clock. Counter (rangkaian logika sekuensial yang
dibentuk dari flip-flop. Mencacah dapat diartikan menghitung, hampir semua system logika
menerapkan pencacah. Komputer digit menerapkan pencacah guna mengemudikan urutan
dan pelaksanaan langkah-langkah dalam program. Fungsi dasar pencacah adalah untuk
"mengingat" berapa banyak pulsa detak yang telah dimasukkan kepada masukan, sehingga
pengertian paling dasar pencacah adalah sistem memori. Pencacah dapat dibangun untuk
beroperasi sebagai rangkaian counter sinkron atau sebagai rangkaian counter asinkron.
Dengan pencacah (counter) Sinkron, semua bit data berubah secara serempak dengan
penerapan sinyal clock. Sedangkan rangkaian pencacah (counter) Asinkron tidak tergantung
pada clock input sehingga bit data berubah status pada waktu yang berbeda satu demi satu.

1
2.2 Rumusan Masalah
1. Bagaimana prinsip kerja pencacah ke bawah?
2. Bagaimana prinsip kerja pencacah yang berhenti sendiri?
3. Bagaimana prinsip kerja pencacah sebagai pembagi frekuensi?

2.3 Tujuan
1. Untuk mengetahui prinsip kerja pencacah ke bawah
2. Untuk mengetahui prisip kerja pencacah yang berhenti sendiri
3. Unutk mengetahui kerja pencacah sebagai pembagi frekuensi

2
 BAB II
PEMBAHASAN
2.1 Pencacah Turun
Pencacah turun (down counter) dapat melakukan pencacahan dari 1111 sampai 0000 atau
secaradecimal dari 9 sampai dengan hitungan 0 Pencacah ini hampir sama dengan up
counter. Perbedaanyahanya dalam muatan dari flip flop pertama ke flip flop kedua ke flip
flop ke tiga. Up countermembawa dari Q ke masukan CLK dari flip flop selanjutnya.
Pencacah ke bawah membawakomplemen Q (bukan Q) ke masukan CLK dari flip flop
selanjutnya.Counter yang menghitung dari bilangan besar ke kecil disebut down counter .

2.2 Pencacah yang berhenti sendiri

Counter yang kita bicarakan selama ini merupakan counter yang terus menghitung dalam
siklus yangterus berputar. Kadang kala dibutuhkan counter yang berhenti menghitung ketika

3
 hitungan yangdiinginkan tercapai. Baik counter naik maupun turun dapat dihentikan setelah
hitungan tertentudengan menggunakan gerbang logika atau gerbang kombinasional Output
dari gate diumpanbalikkan ke input J dan K dari flip-flop pertama pada ripple counter.
Logika 0 - 0 pada input J dan Kdari FF1 akan menahan output tetap sama. Hal ini
menghentikan togel dari FF1.Dimana counter turun berhenti pada 000, dan untuk memulai
lagi penghitungan harus dengan memberi logika 0 pada preset.

2.3 Susunan sistem pencacah naik/turun

Rangkaian pencacah yang dirancang dan dibuat pada tugas akhir ini berupa pencacah
naik / turun empat digit desimal dengan penampil 7-segmen LED. Susunan pencacah dapat
dilihat pada gambar 2.1 berikut ini :

Pe na m p il
7-se g m e n

De ko d e r
BC D 7 -se g

CLOCK

Pe nc a c a h U/ D U/ D U/ D
U/ D

na ik / turun CO CLK CO CLK CO CLK CO CLK

B/D CI B/D CI B/D CI B/D CI

Gambar 2.1 Diagram susunan pencacah naik / turun empat digit desimal.

Rangkaian pencacah naik / turun ini dirancang terdiri atas empat pencacah naik / turun
dengan ukuran masing-masing 4-bit dengan mode pencacah biner atau pencacah desimal.

Dalam rangkaian pencacah naik / turun ini hubungan antar IC pencacah menggunakan
cara tidak sinkron (ripple clocking). Hal ini dikarenakan agar hasil perubahan cacahan bilangan
tiap IC tidak serentak. Perubahan cacahan suatu IC setiap ada masukan clock harus menunggu IC
sebelumnya selesai mencacah, misal untuk mencacah naik, pencacah dimulai desimal 0 sampai

4
desimal 9 (untuk pencacah desimal) atau desimal 15 (untuk pencacah biner) dan kembali lagi ke
desimal 0. Dan saat pencacahan kembali ke desimal 0 maka akan memberi masukan ke IC
pencacah selanjutnya. Berbeda dengan cara sinkron (paralel clocking), dimana setiap masukan
clock akan memberi ke semua IC pencacah. Hal ini dikarenakan clock setiap IC pencacah
diparalel.

Masukan ke rangkaian pencacah ini ada tiga, yaitu clock, CE (count enable) dan input
kontrol U/D. Input clock mendapat masukan pulsa dari Carry Out yang kemudian akan dicacah
sesuai mode kontrol U/D. Input CE (count enable) merupakan input untuk membolehkan
mencacah.

 Jika CE = 1, maka tidak dapat mencacah.

 Jika CE = 0, maka dapat mencacah.
Input kontrol U/D untuk menentukan operasi yang digunakan untuk mencacah naik atau
mencacah turun, kondisinya sebagai berikut :

 Jika U/D = 1, input kontrol U/D diberi masukan dari +5V maka operasi ini untuk
mencacah naik.
 Jika U/D = 0, input kontrol U/D diberi masukan dari ground maka operasi ini untuk
mencacah turun.
Mode bilangan yang akan dicacah mendapatkan masukan dari input B/D. Input ini untuk
menentukan bilangan yang akan dicacah.

 Jika B/D = 1, input B/D diberi masukan dari +5V sehingga pencacah akan beroperasi
pada mode bilangan biner.
 Jika U/D = 0, input B/D diberi masukan dari ground sehingga pencacah akan
beroperasi pada mode bilangan desimal.
Keluaran dari pencacah ini akan dimasukkan ke input dekoder BCD ke 7-segmen agar
hasil dari pencacah dapat ditampilkan ke 7-segmen LED.

Dasar Kerja Pencacah Naik / Turun Biner

Seperti telah dijelaskan sebelumnya, bahwa rangkaian pencacah naik / turun 4 digit
desimal dengan 4 IC tipe 4029 menggunakan penghitung tidak sinkron (ripple clocking). Namun

5
didalam IC 4029 sendiri menggunakan penghitung sinkron (paralel clocking) dimana semua
masukan clock diparalel. Hal ini untuk mengurangi waktu penundaan perambatan.

Penundaan perambatan pembawa (carry propagation delay) merupakan waktu yang

diperlukan untuk menyelesaikan tanggapan penghitung pada suatu pulsa masukan. Salah satu
keuntungan dari penghitung sinkron ini adalah tidak adanya loncatan pendekodean pada
keluaran, karena semua FLIP-FLOP berubah keadaan pada saat yang sama. Kemudian
penggunaan penghitung sinkron dengan pembawa paralel (parallel carry) agar dapat dikontrol
setiap masukan pulsa untuk diubah dari naik ke turun atau sebaliknya. Untuk lebih jelasnya dapat
dilihat pada gambar 2.2 :

Up / Down

high

J
0
C
L
K Q
0 J
1
C
L
K Q
1 J
2
C
L
K Q
2 J
3
C
L
K Q
3
K
0Q0
K
1 Q1
K
2 Q2
K
3 Q
3

clock

Gambar 2.2 Pencacah naik / turun biner sinkron

Pada gambar tersebut, masukan clock diparalel dan terdapat kontrol untuk naik atau
turun. Pembawa paralel disini untuk memperbaiki frekuensi operasi maksimum, dimana
masukan untuk T (T=J=K) dari gerbang NAND yang masukannya dari keluaran tiap-tiap FLIP-
FLOP sebelumnya, sehingga dapat dituliskan sebagai berikut :

T0 = Q0 T2 = Q0 Q1 Q2

T1 = Q0 Q1 T3 = Q0 Q1 Q2 Q3

6
 Maka tiap-tiap blok CG dalam gambar 2.3 akan membentuk logika naik turun ataupun
logika pembawa paralel. Namun penggunaan penghitung sinkron dengan pembawa paralel
mempunyai beberapa kekurangan antara lain :

 Cabang masukan gerbang yang besar, dimana harus memerlukan n masukan pada
gerbang Tn.
 Beban yang berat dari FLIP-FLOP permulaan rantai, dimana harus mengumpan
gerbang pembawa setiap tingkat berikut.
Kerja dari rangkaian FLIP-FLOP ini sebagai berikut, setiap FLIP-FLOP JK dengan
masukan J dan K digabung maka akan menjadi FLIP-FLOP tipe T (toogle flip flop). Kemudian

untuk kondisi nilai T akan mempunyai pengaruh yang berbeda terhadap Q dan Q (invers).

 Saat T = 0, setiap masukan clock tidak akan mengubah kondisi Q ataupun Q .

 Saat T = 1, setiap masukan clock akan mengubah kondisi Q menjadi invers ( Q ) dan

kebalikannya Q menjadi Q.
Sedangkan untuk masukan T ditentukan oleh rangkaian selektor, dengan kondisi :

 Saat mode kontrol U/D bernilai 1, masukan T terhubung ke Q sehingga operasinya

pencacah naik (count up).

 Saat mode kontrol U/D bernilai 0, masukan T terhubung ke Q sehingga operasinya

pencacah turun (count down).
Dalam gambar 2.3 blok CG merupakan rangkaian selektor yang berfungsi untuk memilih

hubungan T ke Q atau Q yang terdiri dari tiga gerbang NAND.

Pencacah naik biner akan menghasilkan keadaan mencacah hingga desimal 15 (11112)
dan kembali lagi ke desimal 0 (00002). sedangkan pencacah turun biner kebalikan dari pencacah
naik biner, yaitu dari desimal 15 (11112) ke desimal 0 (00002) kemudian kembali ke desimal 15
seperti dalam tabel 2.1 dan tabel 2.2.

Tabel 2.1 Keadaan nilai pencacah naik biner sinkron

7
 Output
Nilai desimal
Q3 = D Q2 = C Q1 = B Q0 = A

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

10 1 0 1 0

11 1 0 1 1

12 1 1 0 0

13 1 1 0 1

14 1 1 1 0

15 1 1 1 1

0 0 0 0 0

Tabel 2.2 Keadaan nilai pencacah turun biner sinkron

Output
Nilai desimal
Q3 = D Q2 = C Q1 = B Q0 = A

0 0 0 0 0

15 1 1 1 1

14 1 1 1 0

8
 13 1 1 0 1

12 1 1 0 0

11 1 0 1 1

10 1 0 1 0

9 1 0 0 1

8 1 0 0 0

7 0 1 1 1

6 0 1 1 0

5 0 1 0 1

4 0 1 0 0

3 0 0 1 1

2 0 0 1 0

1 0 0 0 1

0 0 0 0 0

Dasar Kerja Pencacah Naik Desimal Sinkron

Rangkaian pencacah naik desimal sinkron seperti pada gambar 2.3

high
Q0 = A Q1 = B Q2 = C Q3 = D

J0 Q 0 J1 Q 1 J2 Q 2 J3 Q 3
CLK FF0 CLK FF1 CLK FF2 CLK FF3
K0 K1 K2 K3

clock

Gambar 2.3 Pencacah naik desimal sinkron

Pencacah ini jika mendapat input clock akan mencacah naik dan setelah nilainya
mencapai desimal 9 atau biner 10012 akan kembali ke 0 (nol) yang binernya 00002. Hal ini

9
dapat terjadi demikian karena dari keadaan dengan nilai biner 10012, berarti FF0 dan FF3
bernilai 1. Sedangkan FF1 dan FF2 bernilai 0. Dengan masuknya satu pulsa clock FF0 akan
menjadi nol (karena T=J=K=1), demikian juga FF3 karena input T (J=K) mendapat input 1 dari
gerbang OR (input OR ini dari gerbang AND yang inputnya dari Q0 dan Q3 yang kedua-duanya
sama dengan 1). Pada FF1 dan FF2 input T-nya semua nol jadi akan tetap, yaitu sama dengan nol
karena sebelumnya bernilai 0.

Input T pada FF1 bernilai 0 karena input gerbang AND-nya mendapat nol dari Q (Q3
sedang bernilai 1). Masukan T pada FF2 bernilai 0 karena masukan gerbang AND dari Q yang
bernilai 0. jadi setelah tercapai nilai 10012 maka yang berubah nilainya FF0 dan FF3 yaitu dari
nilai 1 menjadi 0. Sedangkan FF1 dan FF2 tetap sama dengan nol. Dengan kata lain setelah
tercapai nilai 9 desimal, maka dengan masuknya satu pulsa clock lagi nilainya menjadi nol
semua seperti dalam tabel 2.2.

Tabel 2.3 Keadaan nilai pencacah naik desimal sinkron.

Output
Nilai desimal
Q3 = D Q2 = C Q1 = B Q0 = A

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

0 0 0 0 0

10
Dasar Kerja Pencacah Turun Desimal Sinkron
Pencacah turun desimal didalam operasi mencacah turun menghasilkan keadaan seperti
dalam tabel 2.3

Tabel 2.4 Keadaan nilai pencacah turun desimal sinkron.

Output
Nilai desimal
Q3 = D Q2 = C Q1 = B Q0 = A

0 0 0 0 0

9 1 0 0 1

8 1 0 0 0

7 0 1 1 1

6 0 1 1 0

5 0 1 0 1

4 0 1 0 0

3 0 0 1 1

2 0 0 1 0

1 0 0 0 1

0 0 0 0 0

9 1 0 0 1

Sifat pencacah ini selama mencacah turun dari keadaan desimal 9 sampai desimal 0.
Perubahan keadaan atau nilainya sama dengan perubahan atau nilai pada pencacah turun biner.
Sifat yang berbeda ialah setelah keadaan atau nilainya 0, nilai pencacah berikutnya tidak menjadi
desimal 15 tetapi menjadi desimal 9.

Perubahan dari 0 menjadi 9, berarti FLIP-FLOP yang harus berubah hanya FF0 dan FF3,
hal inilah yang membuat berbeda dengan pencacah turun biner.

FF1 dan FF2 tidak boleh berubah pada saat nilai pencacah sama dengan 0 (nol) yaitu

Q0=0, Q1=0, Q2=0, dan Q3=0. Atau Q 0 = 1, Q 1 =1, Q 2 =1, dan Q 3 =1. Output Q 0 , Q 1 ,

11
Q 2 , dan Q 3 ini digabung dengan logika NAND ( G4) untuk menghasilkan logika nol yang

digunakan untuk melarang perubahan FF1 dan FF2 melalui gerbang AND G1 dan G2 seperti
pada gambar 2.4.

clock high Q0 = A Q1 = B Q2 = C Q3 = D

G4

J0 J1 J2
J3
FF0 FF1 FF2
CLK CLK CLK

Q
3
CLK FF3

Q0 Q1 Q2
K0 K1 K2 K3

G1 G2 G3

Gambar 2.4 Pencacah turun desimal sinkron

2.4 Dekoder BCD Ke Kode 7-Segmen

Dekoder ialah rangkaian logika kombinasional yang mempunyai masukan dan keluaran.
Masukan dekoder BCD ke kode 7-segmen yaitu 4-bit A, B, C,dan D. Sedangkan keluaran
dekoder BCD ke kode 7-segmen untuk mengaktifkan 7-segmen LED. Hubungan antar pencacah,
dekoder dan penampil 7-segmen LED dapat dilihat pada gambar 2.5.

Pencacah Naik / Turun Dekoder 7-segmen LED

BCD ke kode 7-segmen

a a
b b
Q0 c c
CLK A
Q1 d d
PE B
Q2 e e
B/D C
Q3 f f
U/D D
g g
DP

Gambar 2.5 Hubungan pencacah, dekoder dan 7-segmen LED

Rangkaian dekoder BCD ke 7-segmen LED ada dua jenis yaitu dekoder aktif tinggi dan
dekoder aktif rendah.

Penampil 7-Segmen LED

12
 Hasil dari proses sinyal suatu rangkaian digital yang merupakan sinyal digital dalam
bentuk kode-kode biner. Salah satunya proses pencacah naik / turun. Agar dalam membaca hasil
proses tidak mengalami kesulitan maka kode-kode biner tersebut perlu diubah tampilannya
menggunakan tampilan kode desimal. Karena kode dalam bentuk desimal lebih sering digunakan
daripada kode dalam bentuk biner dalam menampilkan hasil suatu proses. Piranti yang
digunakan untuk menampilkan data dalam bentuk desimal adalah penampil 7-segment LED
(Light Emiting Dioda).

Penampil 7-segmen LED ada dua macam, yaitu :

1. 7-segmen Common Cathode, memerlukan sinyal tinggi untuk menyalakan setiap

segmennya.
2. 7-segmen Common Anode, memerlukan sinyal rendah untuk menyalakan setiap
segmennya.
Kedua macam penampil 7-segmen LED ini tergantung dari jenis dekoder yang
digunakan. Perbedaannya dapat dilihat dalam gambar 2.6 :

+5V
a b c d e f g DP

a b c d e f g DP

(a ) (b )

Gambar 2.6 Segmen-segmen peraga 7-segmen

(a) jenis common cathode dan (b) jenis commnon anode

2.5 Pencacah (counter) Frekuensi Pembagi-2

13
Hal ini dapat dilihat dari bentuk gelombang frekuensi di atas, bahwa dengan “mengumpankan
kembali” output dari Q́ ke terminal input D, pulsa output di Q memiliki frekuensi yang persis
setengah ( ƒ ÷ 2 ) dari frekuensi clock input.

Dengan kata lain rangkaian menghasilkan Pembagi Frekuensi karena sekarang membagi
frekuensi input dengan faktor dua (satu oktaf).

Ini kemudian menghasilkan jenis pencacah yang disebut "Counter Peak" dan dalam pencacah
riak, clock pulsa memicu flip-flop pertama yang outputnya memicu flip-flop kedua, yang pada
gilirannya memicu flip-flop ketiga dan seterusnya melalui rantai menghasilkan efek beriak
(karena itu namanya) dari sinyal waktu ketika melewati rantai.

Toggle Flip-Flop

Jenis lain dari perangkat digital yang dapat digunakan untuk pembagian frekuensi adalah tipe-T
atau Toggle flip-flop. Dengan sedikit modifikasi pada JK flip-flop standar, kita dapat membuat
tipe flip-flop baru yang disebut Toggle flip-flop .

14
Flip flop Toggle dapat dibuat dari flip-flop tipe-D seperti yang ditunjukkan di atas, atau dari JK
flip-flop standar seperti IC 74LS73. Hasilnya adalah perangkat dengan hanya dua input, input
"Toggle" itu sendiri dan input "Clock" yang mengendalikan negatif seperti yang ditunjukkan.

IC 74LS73 Tooge Flip Flop

Toggle flip-flop mendapatkan namanya dari fakta bahwa flip-flop memiliki kemampuan untuk
toggle atau beralih di antara dua status berbeda, “status toggle” dan “status memori”. Karena
hanya ada dua keadaan, flip-flop tipe-T sangat ideal untuk digunakan dalam pembagian
frekuensi dan desain pencacah biner.

Pencacah riak biner dapat dibangun menggunakan “Toggle” atau “T-type flip-flop” dengan
menghubungkan output dari satu ke input clock berikutnya.

Toggle flip-flop sangat ideal untuk membangun pencacah riak karena beralih dari satu keadaan
ke keadaan berikutnya, (TINGGI ke RENDAH atau RENDAH ke TINGGI) di setiap siklus
waktu sehingga pembagi frekuensi sederhana dan rangkaian pencacah riak dapat dengan mudah
dibangun menggunakan tipe-T standar rangkaian flip-flop.

Jika kita terhubung bersama-sama secara seri, dua flip-flop tipe T, frekuensi input awal akan
"dibagi dua" oleh flip-flop pertama ( ƒ ÷ 2 ) dan kemudian "dibagi dua kali" lagi oleh flip-flop
kedua (ƒ ÷ 2) ÷ 2, memberikan frekuensi output yang secara efektif telah dibagi empat kali,
kemudian frekuensi outputnya menjadi seperempat nilai (25%) dari frekuensi clock asli, ( ƒ ÷
4 ).

Setiap kali kita menambahkan toggle atau flip-flop "T-type" lain ke rantai, frekuensi clock output
dibelah dua atau dibagi-2 lagi dan seterusnya, memberikan frekuensi output 2n di mana "n"
adalah nomor dari flip-flop yang digunakan dalam urutan.

15
Kemudian flip-flop Toggle atau T-type adalah perangkat pembagi-2 yang dipicu tepi
berdasarkan pada flip flop tipe-JK standar dan yang dipicu pada tepi naik dari sinyal clock.

Hasilnya adalah bahwa setiap bit bergerak ke kanan dengan satu flip-flop. Semua flip-flop dapat
diatur ulang secara tidak sinkron dan dapat dipicu untuk mengaktifkan tepi terkemuka atau ujung
sinyal input clock sehingga ideal untuk Pembagi Frekuensi .

Jenis rangkaian pencacah yang digunakan untuk pembagian frekuensi ini umumnya dikenal
sebagai Pencacah Biner 3-bit Asinkron sebagai output pada QA ke QC, yang lebarnya 3 bit,
adalah pencacah biner dari 0 hingga 7 untuk setiap pulsa clock.

Dalam pencacah asinkron, clock hanya diterapkan pada tahap pertama dengan output dari satu
tahap flip-flop yang memberikan sinyal clocking untuk tahap flip-flop berikutnya dan tahap
selanjutnya menghasilkan clock dari tahap sebelumnya dengan pulsa clock dikurangi
setengahnya. pada setiap tahap.

Susunan ini umumnya dikenal sebagai Asinkron karena setiap peristiwa pencatatan jam kerja
terjadi secara independen karena semua bit di pencacah tidak semua berubah pada waktu yang
sama. Saat pencacah dihitung secara berurutan dalam arah ke atas dari 0 hingga 7.

Jenis Counter (Pencacah) ini juga dikenal sebagai pencacah "atas" atau "maju" ( CTU ) atau
"Pencacah Asinkron 3-bit". Pencacah asinkron tiga-bit yang diperlihatkan adalah tipikal dan
menggunakan flip-flop dalam mode sakelar. Pencacah "Down" Asinkron ( CTD ) juga tersedia.

Tabel Kebenaran untuk Pencacah Asinkron 3-bit 3-bit

16
Oleh karena itu kita dapat melihat bahwa output dari flip-flop tipe-D adalah setengah dari
frekuensi input, dengan kata lain itu dihitung dalam 2. Dengan mengalirkan lebih banyak tipe-D
atau Toggle Flip-Flop, kami dapat menghasilkan rangkaian pembagi-2, pembagi-4, pembagi-8,
dll.

Yang akan membagi frekuensi clock input dengan 2, 4 atau 8 kali, sebenarnya setiap nilai
dengan kekuatan-2 kita ingin membuat rangkaian pencacah biner.

17
 BAB III
PENUTUP
3.1 Kesimpulan
Pencacah (counter) adalah perangkat logika berurutan yang diaktifkan atau dipicu
oleh pulsa waktu eksternal atau sinyal clock. Counter (rangkaian logika sekuensial yang
dibentuk dari flip-flop. Mencacah dapat diartikan menghitung, hampir semua system logika
menerapkan pencacah. Komputer digit menerapkan pencacah guna mengemudikan urutan
dan pelaksanaan langkah-langkah dalam program. Fungsi dasar pencacah adalah untuk
"mengingat" berapa banyak pulsa detak yang telah dimasukkan kepada masukan, sehingga
pengertian paling dasar pencacah adalah sistem memori. Pencacah dapat dibangun untuk
beroperasi sebagai rangkaian counter sinkron atau sebagai rangkaian counter asinkron.
Dengan pencacah (counter) Sinkron, semua bit data berubah secara serempak dengan
penerapan sinyal clock. Sedangkan rangkaian pencacah (counter) Asinkron tidak tergantung
pada clock input sehingga bit data berubah status pada waktu yang berbeda satu demi satu.
Pencacah turun (down counter) dapat melakukan pencacahan dari 1111 sampai 0000
atau secaradecimal dari 9 sampai dengan hitungan 0 Pencacah ini hampir sama dengan up
counter. Perbedaanyahanya dalam muatan dari flip flop pertama ke flip flop kedua ke flip
flop ke tiga. Up countermembawa dari Q ke masukan CLK dari flip flop selanjutnya.
Pencacah ke bawah membawakomplemen Q (bukan Q) ke masukan CLK dari flip flop
selanjutnya.Counter yang menghitung dari bilangan besar ke kecil disebut down counter.
3.2 Saran
Kelompok kami berharap makalah kami dapat bermanfaat bagi kita semua, dan
dengan membaca makalah ini semoga kita akan mengerti tentang prinsip kerja pencacah.
Kami sangat mengharapkan kritik dan saran yang membangun dari pembaca untuk
perbaikan makalah kami berikutnya.

18
 DAFTAR PUSTAKA
Http:// Rangkaian Penghitung Digital Dengan Menggunakan Ic Jenis Ttl TipeSn74lsxx.Html
http://elektronika-dasar.web.id/synchronous-up-down-counter/
http://Rangkaian Counter Down-Up Otomatis 7 Segment Display Elektro.html

19