MAKALAH

ELEKTRONIKA DIGITAL

“RANGKAIAN LOGIKA KOMBINASIONAL DAN

SEKUENSIAL”

OLEH :
ALWI RIZAL
32119054
KELAS 1C

PROGRAM STUDI DIII TEKNIK LISTRIK

JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI UJUNG PANDANG
TAHUN AJARAN 2020/2021

1
 KATA PENGANTAR

Alhamdulillah segala puji dan syukur penulis ucapkan kehadirat Tuhan

Yang Maha Esa karena atas rahmat-Nya sehingga penulis dapat menyusun
makalah tentang Rangkaian Logika Kombinasional. Penulis menyadari dalam
penulisan makalah ini masih banyak terdapat kekurangan dan kesalahan. Akan
tetapi sebagai manusia biasa, penulis tidak luput dari kesalahan dan kekeliruan.
Penulis juga menyadari bahwa tanpa adanya dukungan dan bantuan dari
berbagai pihak, makalah ini tidak dapat diselesaikan. Untuk itu pada kesempatan
ini penulis menyampaikan terima kasih pada semua pihak yang telah membantu
sehingga makalah ini dapat diselesaikan.

Makassar, 2 Juli 2020

Alwi Rizal

ii
 DAFTAR ISI

HALAMAN SAMPUL..................................................................................... i

KATA PENGANTAR...................................................................................... ii

DAFTAR ISI..................................................................................................... iii

DAFTAR GAMBAR........................................................................................ iv

DAFTAR TABEL............................................................................................. v

BAB 1 PENDAHULUAN................................................................................ 1

1.1 Latar Belakang................................................................................ 1

1.2 Rumusan Masalah........................................................................... 1
1.3 Tujuan Penulisan............................................................................. 1

BAB II PEMBAHASAN.................................................................................. 2

2.1 Rangkaian Kombinasional dan Sekuensial................................…. 2

2.2 Jenis-Jenis Rangkaian Kombinasional............................................ 2

2.3 Rangkaian Flip-Flo…..................................................................... 7

2.4 Jenis-Jenis Rangkaian Flip-Flop…………………………………. 7

2.5 Arithmatric Logic Unit………………………………………….. 13

2.6 Adder……………………………………………………………. 14

BAB III PENUTUP......................................................................................... 13

3.1 Kesimpulan.................................................................................... 17

DAFTAR PUSTAKA...................................................................................... 18

iii
 DAFTAR GAMBAR

Gambar 2. Rangkaian Kombinasional dan Rangkaian Sekuensial........................ 2

Gambar 2.2 Blok Diagram Encoder....................................................................... 3

Gambar 2.3 Rangkaian Encoder 8x3….................................................................. 3

Gambar 2.4 Blok Diagram Decoder....................................................................... 4

Gambar 2.5 Decoder 3x8……………………........................................................ 4

Gambar 2.6 Decoder 4x16…………...................................................................... 5

Gambar 2.7 Decoder BCD to Decimal................................................................... 5

Gambar 2.8 Docoder BCD to 7 segment…............................................................ 5

Gambar 2.9 Rangkaian Decoder 3x8...................................................................... 6

Gambar 2.10 IC Decoder 3x8 (74138)…............................................................... 7

Gambar 2.11 Rangkaian RS Flip-Flop………....................................................... 8

Gambar 2.12 Rangkaian RS Clock Flip-Flop….................................................... 9

Gambar 2.13 Simbol RS Clock Flip-Flop……...................................................... 9

Gambar 2.14 Rangkaian D Flip-Flop……………................................................ 10

Gambar 2.15 Simbol D Flip-Flop…………………............................................. 10

Gambar 2.16 Rangkaian T Flip-Flop…………………………............................ 11

Gambar 2.17 Simbol T Flip-Flop ………………………………………………. 11

Gambar 2.18 Rangkaian JK Flip-Flop………………………………………….. 12

Gambar 2.19 Simbol JK Flip-Flop……………………………………………… 12

Gambar 2.20 Rangkaian Logika Half Adder…………………………………… 15

iv
Gambar 2.21 Karnaugh Map dari persamaan Cy……………………………….. 16

Gambar 2.22 Rangkaian Parallel Adder yang terdiri dari 4 buah Full Adder…... 16

v
 DAFTAR TABEL

Tabel 2.1 Tabel Kebenaran Encoder 8x3............................................................. 3

Tabel 2.2 Tabel Kebenaran Decoder 3x8............................................................. 6

Tabel 2.3 Tabel Kebenaran Rangkaian RS Flip-Flop...........................................8

Tabel 2.4 Tabel Kebenaran Rangkaian RS Clock Flip-Flop................................ 9

Tabel 2.5 Tabel Kebenaran D Flip-Flop………………………......................... 10

Tabel 2.6 Tabel Kebenaran Rangkaian T Flip-Flop…........................................ 11

Tabel 2.7 Tabel Kebenaran Rangkaian JK Flip-Flop………………………….. 13

Tabel 2.8 Tabel Kebenaran Half Adder………………………………………... 14

Tabel 2.9 Tabel Kebenaran Full Adder………………………………………… 15

vi
 BAB I

PENDAHULUAN

1.1 Latar Belakang

Rangkaian Logika kombinasi merupakan salah satu jenis rangkaian logika

yang keadaan outputnya hanya tergantung pada kombinasi input inputnya
saja. Selain rangkaian logika kombinasi, terdapat pula rangkaian sekuensi
adalah rangkaian logika yang keadaan outputnya dipengaruhi oleh input dan
kondisi rangkaian saat itu. Bentuk dasar dari skuensial adalah Flip-flop.

Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan

data sementara (latch) dimana bagian outputnya akan merespon input dengan
cara mengunci nilai input yang diberikan atau mengingat input tersebut. Ada 4
(empat) tipe flip-flop yang dikenal yairu SR, JK, D dan T Flip-flop. Dua tipe
pertama merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan
turunan dari SR dan JK Flip-flop.

Aritcmatic Logic Unit (ALU) adalah salah satu bagian dalam dari sebuah
mikroprosesor yang berfungsi untuk melakukan operasi hitungan aritmatika
dan logika. Salah satu operasi penjumlahan dari ALU adalah Adder. Adder
sendiri terdiri dari 2 (dua) yaitu Half Adder dan Full Adder.

1.2 Rumusan Masalah

a. Apa yang dimaksud Logika Kombinasional dan Sekuensial?
b. Apa jenis-jenis Logika Kombinasional
c. Apa yang dimaksud dengan Flip-flop?
d. Apa Jenis-jenis Flip-flop
e. Apa yang dimaksud dengan Arithmatic Logic Unit
f. Apa jenis-jenis Adder
1.3 Tujuan Penulisan
Penulisan makalah ini untuk lmelengjapi tugas dari mata kuliah
Elektronika digital sesmster 2 (Dua) jurusan Elektro prodi DIII Teknik Listrik.

1
 BAB II

PEMBAHASAN

2.1 Rangkaian Kombinasional dan Sekuensial

Rangkaian kombinasi merupakan rangkaian logika yang outputnya
hanya tergantung pada input-inputnya saja dan tidak tergantung pada
keadaan output sebelumnya logika kombinasi disebut juga rangaian logika
yang outputnya tidak tergantung pada waktu
Sedangkan rangkaian sekuensial adalah rangkaian logika yang
kondisi keluarannya dipengaruhi oleh masukan dan keadaan keluaran
sebelumnya atau dapat dikatakan rangkaian yang bekerja berdasarkan
waktu. Ciri rangkaian logika sekuensial yang utama adalah adanya umpan
balik (feedback) di dalam rangkaiannya.

Gambar 2.1 Rangkaian Kombinasional dan Rangkaian Sekuensial

2.2 Jenis-Jenis Rangkaian Kombinasional

1. ENCODER

Sebuah rangkaian Encoder menterjemahkan keaktifan salah satu

inputnya menjadi urutan bit-bit biner. Encoder terdiri dari beberapa input
line, salah satu dari input-input tersebut diaktifkan pada waktu tertentu.
Yang selanjutnya akan menghasilkan kode output N-bit.

2
 Gambar 2.2 Blok Diagram Encoder

Tabel 2.1 Tabel Kebenaran Encoder 8x3

Input Output
I0 I1 I2 I3 I4 I5 I6 I7 A B C
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
Berdasarkan output dari tabel kebenaran di atas, dibuat rangkaian encoder
yang merupakan aplikasi gerbang OR, seperti ditunjukkan pada gambar 2.

Gambar 2.3 Rangkaian Encoder 8x3

2. DECODER

3
 Decoder adalah rangkaian logika yang menerima input-input biner
dan mengaktifkan salah satu output-nya sesuai dengan urutan biner
input-nya.

Gambar 2.4 Blok Diagram Decoder

Beberapa rangkaian Decoder yang sering dijumpai adalah

– decoder 3x8 ( 3 bit input dan 8 output line),

Gambar 2.5 Decoder 3x8

4
– decoder 4x16,

Gambar 2.6 Decoder 4x16

– Decoder BCD to decimal (4 bit input dan 10 output line)

Gambar 2.7 Decoder BCD to Decimal

– Decoder BCD to 7 segment (4 bit input dan 8 output line).

5
 Gambar 2.8 Docoder BCD to 7 segment

Khusus untuk BCD to 7 segment mempunyai prinsip kerja yang

berbeda dengan decoder-decoder yang lain, di mana kombinasu dari setiap
inputnya dapat mengaktifkan beberapa output line-nya (bukan salah satu
line).

Tabel 2.2 Tabel Kebenaran Decoder 3x8

Input Output
A B C O0 O1 O2 O3 O4 O5 O6 O7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

Gambar 2.9 Rangkaian Decoder 3x8

Salah satu jenis IC Decoder adalah 74138. IC ini mempunyai 3 input

biner dan 8 output, dimana nilai outputnya adalah ‘1’ untuk salah satu dari

6
 8 jenis kombinasi inputnya. IC decoder 3x8 di tunjukkan pada gambar
2.10

Gambaar 2.10 IC Decoder 3x8 (74138)

2.3 Rangkaian Flip-flop

Rangkaian Flip-flop adalah rangkaian yang dapat bekerja hanya

dengan dua buah input danoutput secara berlawanan. Rangkaian ini juga
memiliki dua arus stabil dan dapat digunakan untuk menyimpan informasi.
Sirkuit yang terdapat pada setiap rangkaian dapat dibuat untuk mengubah
arus dengan singal yang dimasukkan pada satu atau lebih input control dan
juga memiliki satu atau dua output. Flip-flop juga merupakan rangkaian
penting dalam sistem elektronik digital dan juga elemen penyimpnanan
dasar pada logika sekuensial yang digunakan pada computer, alat
komunikasi tipe elektronik lainnya.

2.4 Jenis-Jenis Rangkaian Flip-flop

1. RS Flip-Flop
RS FF adalah flip-flop dasar yang memiliki dua masukan yaitu R
(Reset) dan S (Set) dan mempunyai 2 jalan keluar Q dan Qnot (Q
atasnya digaris). Simbol¬simbol yang ada pada jalan keluar selalu
berlawanan satu dengan yang lain. Bila S diberi logika 1 dan R diberi
logika 0, maka output Q akan berada pada logika 0 dan Q not pada

7
 logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan
output akan berubah menjadi Q berada pada logik 1 dan Q not pada
logika 0. Sifat paling penting dari Flip¬Flop adalah bahwa sistem ini
dapat menempati salah satu dari dua keadaan stabil yaitu stabil I
diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan

Q not = 1

Gambar 2.11 Rangkaian RS Flip-Flop

Tabel 2.3 Tabel Kebenaran Rangkaian RS Flip-Flop

S R Q Q’ KETERANGAN
0 0 1 1 Terlarang
0 1 1 0 Set (memasang)
1 1 1 0 Tidak berubah 1
1 0 0 1 Reset (melepas)
1 1 0 1 Tidak berubah 2
0 0 1 1 Terlarang

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak

diperbolehkan dimana kondisi output Q sama dengan Q not yaitu pada
saat S=0 dan R=0 Yang dimaksud dengan kondisi memori yaitu saat
S=1 dan R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu
jika Q=0 maka Qnot = 1 atau sebaliknya jika Q=1 maka Q not =0

2. RS Clock Flip-Flop
Dengan menambah beberapa gerbang pada bagian input rangkaian
dasar, flip-flop tersebut hanya dapat merespon input selama terdapat
clock pulsa. Output dari flip-flop tidak akan berubah selama clock

8
 pulsanya 0 meskipun terjadi perubahan pada inputnya. Output flip-flop
hanya akan berubah sesuai dengan perubahan inputnya jika clock pulsa

bernilai 1.

Gambar 2.12 Rangkaian RS Clock Flip-Flop

Gambar 2.13 Simbol RS Clock Flip-Flop

Tabel 2.4 Tabel Kebenaran Rangkaian RS Clock Flip-Flop

Q S R Q (t + 1)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 Indeterminate
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 Indeterminate

3. D Flip-Flop

9
 D flipflop adalah RS flip-flop yang ditambah dengan suatu
inventer pada reset inputnya.Sifat dari D flipflop adalah bila input D

(Data) dan pulsa clock berlogika 1, maka output Q akan berlogika

1.Bila input D berlogika 0, maka D flipflop akan berada pada keadaan
reset atau output Q berlogika 0.

Gambar 2.14 Rangkaian D Flip-Flop

Gambar 2.15 Simbol D Flip-Flop

Tabel 2.5 Tabel Kebenaran D Flip-Flop

Q D Q (t + 1)
0 0 0
0 1 1
1 0 0
1 1 1

4. T Flip-Flop
T Flip-flop merupakan rangkaian flip-flop yang telah di buat  dengan
menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi
satu maka akan diperoleh flip-flop yang memiliki watak membalik
output sebelumnya jika inputannya tinggi dan outputnya akan tetap
jika inputnya rendah.

10
 Gambar 2.16 Rangkaian T Flip-Flop

Gambar 2.17 Simbol T Flip-Flop

Tabel 2.6 Tabel Kebenaran Rangkaian T Flip-Flop

Q T Q (t + 1)
0 0 0
0 1 1
1 0 1
1 1 0

11
5. JK Flip-Flop
State-state yang tidak didefinisikan pada RS flip-flop, pada JK flip-
flop ini state tersebut didefinisikan. Jika pada RS flip-flop kondisi R
dan S sama dengan 1, maka kondisi seperti ini tidak didefinisikan,
maka pada JK flip-flop jika kondisi J dan K sama dengan 1 maka
output JK flip-flop tersebut adalah komplemen dari output
sebelumnya. Dalam hal ini J setara dengan S dan K setara dengan R

Gambar 2.18 Rangkaian JK Flip-Flop

Gambar 2.19 Simbol JK Flip-Flop

12
 Tabel 2.7 Tabel Kebenaran Rangkaian JK Flip-Flop

Q J K Q (t + 1)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

2.5 Arithmatric Logic Unit

Arithmatric Logic Unit adalah salah satu bagian/komponen dalam
sistem didalam sistem computer yang berfungsi melakukan
operasi/perhitungan aritmatika dan ogika (seperti penjumlahan,
pengurangan dan beberapa logika lain). ALU bekerja sama dengan
memori, dimana hasil dari perhitungan di dalam ALU di simpan ke dalam
memori. Perhitungan dalam ALU menggunakan kode biner, yang
mempresentasikan instruksi yang akan dieksekusi (opcode) dan data yang
diolah (operand). ALU mendapat data register, kemudian data tersebut
diproses dan hasilnya akan disimpan daam register tersendiri yaitu ALU.
Fungsi Arithmatric Logic Unit secara umum :
 Melakukan suatu proses data yang berbentuk angka dan logika,
seperti data matematika dan statistika.
 Melakukan keputusan dari operasi sesuai dengan instruksi program
yaitu operasi logika (logical operation).
 Melakukan perhitungan aritmatika (matematika) yang terjadi
sesuai dengan instruksi program.
 Membantu control unit saat melakukan perhitungan aritmatika
(ADD, SUB) dan logika (AND, OR, XOR, SHL, SHR).

13
2.6 Adder
Adder merupakan rangkaian ALU (Arithmatric Logic Unit) yang
digunakan untuk menjumlahkan bilangan. Karena Adder digunakan untuk
memproses operasi aritmatika, maka adder juga sering disebut rangkaian
kombinasional aritmatika.
Ada tiga jenis Adder, Yaitu :
1. Rangkaian Adder dengan menjumlahkan dua bit disebut Half Adder.
Rangkaian Half Adder merupakan dasar penjumlahan bilangan biner
yang masing-masing hanya terdiri dari satu bit, oleh karena itu dinamakan
penjumlahan tak lengkap.
a. Jika A=0 dan B=0 dijumlahkan, hasilnya S (sum) = 0
b. Jika A=0 dan B=1 dijumlahkan, hasilnya S (sum) = 1
c. Jika A=1 dan B=1 dijumlahkan, hasilnya S (sum) = 0. Dengan nilai
pindahan Cy (carry out) = 1

Dengan demikian, Half Adder memiliki 2 masukan (A dan B) dan dua

keluaran (S dan Cy)

Tabel 2.8 Tabel Kebenaran Half Adder

A B S Cy
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

Dari tabel diatas, terlihat bahwa nilai logika dari sum sama dengan
nilai logika dari gerbang XOR, sedangkan nilai logika Cy sama dengan
nilai dari gerbang logika AND. Dari tabel tersebut, dapat dibuat Half
Adder seperti pada gambar 2.20 berikut :

14
 Gambar 2.20 Rangkaian Logika Half Adder

2. Rangkaian Adder dengan menjumlahkan tiga bit disebut Full Adder.

Full adder mengelola penjumlahan untuk 3 bit bilangan atau lebih
(bit tidak terbatas), oleh karena itu dinamakan rangkaian penjumlahan
lengkap. Perhatikan tabel 2.9 berikut :
Tabel 2.9 Tabel Kebenaran Full Adder

A B C S Cy
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Dari tabel di atas dapat dibuat persamaan Boolean sebagai berikut :

S=ĀBC+ABC+ĀBC+ABC
S=A B
Cy = A B C + A B C + A B C + A B C
Dengan menggunakan peta Karnaugh, Cy dapat disederhanakan menjadi :
Cy = AB + AC + BC

15
 Gambar 2.21 Karnaugh Map dari persamaan Cy

3. Rangkaian Adder dengan menjumlahkan banyak bit disebut parallel

Adder.
Parallel adder adalah rangkaian Full adder yang disusun secara
parallel dan berfungsi sebagai untuk menjumlahkan bilangan biner
berapapun bitnya, tergantung jumlah full adder yang diparallelkan.
Gambar 2.22 di bawah ini menunjukkan Parallel Adder yang terdiri dari 4
buah Full adder yang di susun parallel sehingga membentuk sebuah
penjumlahan 4 bit.

Gambar 2.22 Rangkaian Parallel Adder yang terdiri dari 4 buah Full Adder

16
 BAB III
PENUTUP
3.1 Kesimpulan
1. Rangkaian kombinasi merupakan rangkaian logika yang outputnya
hanya tergantung pada input-inputnya saja dan tidak tergantung pada
keadaan output sebelumnya logika kombinasi disebut juga rangaian
logika yang outputnya tidak tergantung pada waktu. Rangkaian
Kombinasional terdiri dari Decoder dan Encoder.
2. rangkaian sekuensial adalah rangkaian logika yang kondisi
keluarannya dipengaruhi oleh masukan dan keadaan keluaran
sebelumnya atau dapat dikatakan rangkaian yang bekerja berdasarkan
waktu. Ciri rangkaian logika sekuensial yang utama adalah adanya
umpan balik (feedback) di dalam rangkaiannya. Rangkaian Sekuensial
terdiri dari :
a. RS Flip-Flop
b. RS Clock Flip-Flop
c. D Flip-Flop
d. T Flip-Flop
e. JK Flip-Flop
3. Arithmatric Logic Unit adalah salah satu bagian/komponen dalam
sistem didalam sistem computer yang berfungsi melakukan
operasi/perhitungan aritmatika dan ogika (seperti penjumlahan,
pengurangan dan beberapa logika lain).
4. Adder merupakan rangkaian ALU (Arithmatric Logic Unit) yang
digunakan untuk menjumlahkan bilangan. Karena Adder digunakan
untuk memproses operasi aritmatika, maka adder juga sering disebut
rangkaian kombinasional aritmatika. Ada tiga jenis Adder yaitu :
a. Half Adder
b. Full Adder
c. Parallel Adder

17
 DAFTAR PUSTAKA
a) None. 2014. Rangkaian Dasar Flip-Flop, di askses dari
https://aank123.wordpress.com/pendidikan/materi-elektronika/flip-flop/
Pada 2 Juli 2020 pukul 20.36 di rumah
b) Rahmawan, Bayu, dan Moh. Fajar Faisaldy. 2014. FLIP-FLOP. Makalah
c) Lichtenberg, Johanna. 2019. Rangkaian Digital Encoder & Decoder, di
akses dari https://slideplayer.info/slide/14502018/ pada 2 Juli 2020 pukul
20.49 di rumah
d) Fikri, Hanif. 2018. 3 Jnis Adder pada computer, di akses dari
https://id.scribd.com/document/389779729/3-Jenis-Adder pada 2 Juli 2020
pukul 20.53 di rumah
e) Aliudin, M. Iqbal. 2019. Makalah rangkaian Logika, Flip-Flop dan
Kombinasional. Makalah
f) Astuti, Aprilia Dwi. 2015. Aritmetic And Logic Unit (ALU). Makalah

18