2

i
LAB. ELEKTRONIKA DIGITAL DAN MIKROKONTROLLER

FLIP - FLOP

NAMA : MAYA MAWARNI BIRANA

NIM : 321 17 068

KELOMPOK :6

NAMA TEMAN KELOMPOK :1. REZKY NURAULIA RIDWAN (32117059)

2. MUH. IZZAH RAMADHAN (32117064)

3. MUH. ILHAM EFENDY NASRUL (32117074)

PROGRAM STUDI D3 TEKNIK LISTRIK

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI UJUNG PANDANG

MAKASSAR

2018

i
 KATA PENGANTAR

Puji syukur kehadirat Tuhan Yang Maha Esa atas segala rahmat-NYA sehingga laporan ini
dapat tersusun hingga selesai . Tidak lupa kami juga mengucapkan banyak terimakasih atas
bantuan dari pihak yang telah berkontribusi dengan memberikan sumbangan baik materi
maupun pikirannya.

Dan harapan kami semoga laporan ini dapat menambah pengetahuan dan pengalaman bagi
para pembaca, Untuk ke depannya dapat memperbaiki bentuk maupun menambah isi laporan
agar menjadi lebih baik lagi.

Karena keterbatasan pengetahuan maupun pengalaman kami, Kami yakin masih banyak
kekurangan dalam laporan ini, Oleh karena itu kami sangat mengharapkan saran dan kritik
yang membangun dari pembaca demi kesempurnaan laporan ini.

Makassar, 09 Oktober 2018

Penyusun

ii
 DAFTAR ISI

HALAMAN SAMPUL ………………………………………………………......... i

KATA PENGANTAR …………………………………………………………....... ii
DAFTAR ISI ………………………………………………………………………. iii

BAB I PENDAHULUAN
1.1 Latar Belakang ………………………………………………… 1
1.2 Tujuan Makalah ……………………………………………….. 1

BAB II PEMBAHASAN
2.1 Dasar Teori …………………………………………………… 2
2.2 Alat dan Bahan ……………………………………………..... 7
2.3 Langkah Percobaan …………………...……………………... 7
2.4 Gambar Rangkaian………………………………………........ 7
2.5 Tabel Hasil Percobaan………………………...…………......... 8
2.6 Analisis Hasil Percobaan……………………………………..... 9

BAB III PENUTUP

3.1 Kesimpulan …………………………………………………..... 16
3.2 Saran………………………………………………………......... 16

LAMPIRAN................................................................................................................ 17

DAFTAR PUSTAKA.................................................................................................. 18

iii
iv
 BAB I

PENDAHULUAN

1.1. Latar Belakang

Flip-Flop adalah rangkaian arus listrik yang bekerja berdasarkan arus listrik dari berbagai
macam gerbang sederhana dari arus listrik yang berhubungan saling menyilang. flip-flop biasa
digunakan sebagai pengolahan data digital yang di terapkan ke perangkat elektronik.
Rangkaian ini dapat bekerja hanya dengan dua buah input dan output secara berlawanan.
Rangkaian ini juga memiliki daua arus stabil dan dapat digunakan untuk menyimpan informasi.
Flip-flop bekerja denga prinsip kerja transistor sebagai scalar. Jika rangkaian diberi tegangan
maka salah satu transistor akan berada dalam kondisi on.

1.2. Tujuan Praktikum

Setelah melakukan percobaan, praktikan diharapkan:

a. Membuat rangkaian Flip-flop RS, Flip-flop RS “Clock”, dan Flip-flop JK

b. Menyelidiki cara kerja ketiga flip-flop tersebut
c. Menyusun tabel kebenarannya
d. Menggambarkan bentuk gelombang output-input

1
 BAB II

PEMBAHASAN

2.1. Dasar Teori

2.1.1. Flip-Flop RS

Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu
keluarannya (y) berfungsi sebagai komplemen.

Sehingga flip-flop ini disebut juga rangkaian dasar untuk membangkitkan sebuah
variabel beserta komplemennya. RS Flip Flop mempunyai 2 input yaitu, S=Set dan R=Rest.
Mempunyai 2 output yaitu Q1 dan Q2. Bertindak sebagai 1 bit memori dengan output Q
sebagai nilai bit tersebut. S=1, R=1 tidak di benarkan (tidak boleh diset serentak (karena akan
menghasilkan output yang tidak konsisten.

Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua
gerbang NOR. Lihat gambar 1 dan 2.

Gambar 2.1.1. Rangkaian RS dasar flip-flip

2
 Gambar 2.1.1.b.Sinyal input dan output FF SR

2.1.2. Flip-Flop RS “Clock”

Flip-flop ini berasal dari flip—flop R-S hanya saja ditambah dengan fungsi clock (sebagai
detak).
Berikut simbol logika flip-flop R-S berdetak :

Gambar 1 Simbol logika flip-flop R-S berdetak

Gambar 2 Rangkaian flip-flop R-S berdetak menggunakan NAND

Dari flip-flop ini yang harus diingat adalah Keluaran flip-flop R-S berdetak akan berubah
apabila ada satu pulsa detak. Flip-flop R-S ini jika sekali diset atau direset akan tetap pada
keadaan tersebut kecuali bila kita mengubah beberapa masukan. Ini merupakan karakteristik
memori.

3
Jenis Clock RS Flip-Flop:
Clock RS Flip flop Dengan NOR gerbang

Gambar 2.1.2.a. Rangkaian Clock RS FF

T ia di atas sirkuit menunjukkan flip flop RS berjala dengan gerbang NOR dan
pengoperasian sirkuit sama dengan flip flop RS dengan gerbang NOR ketika clock bernilai 1,
tetapi ketika clock bernlai 0 maka output akan menjadi "Tidak Ada Perubahan ".Mari kita
lihat operasi ini dengan bantuan diagram rangkaian di atas:
1) Ketika jam rendah yaitu '0', output dari dua input dan gerbang akan menjadi '0' untuk
setiap input S & R. Masukan 0-0 ke flip flop RS dengan gerbang NOR menghasilkan “NO
CHANGE STATE ”pada output. Ini memastikan untuk jam nol atau kondisi rendah output
akan tetap dalam keadaan yang sama.
2) Ketika jam tinggi input AND gerbang bertindak sebagai pengikut masukan yaitu ketika
input lainnya adalah 0 output akan nol atau jika input adalah '1' output akan menjadi '1'.
Dalam hal ini flip flop RS bertindak sesuai dengan input S & R dan mengubah statusnya
sesuai dengan input.
Clock RS Flip flop dengan NAND Gates

Gambar 2.1.2.b. Clock SR FF dengan NAND

Sama dengan sirkuit di atas di mana gerbang AND dan gerbang NOR diganti dengan gerbang
NAND

Tabel kebenaran dari flip-flop R-S berdetak:

4
 Gambar 3 Diagram bentuk gelombang flip-flop R-S berdetak

Gambar 4 Permasalahan flip-flop R-S berdetak

2.1.3. J-K Flip-Flop

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF
karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini
memiliki 3 buah terminal input yaitu J, K dan Clock.
Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang
mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data
bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi

5
terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan
pada

Gambar 2.1.3. JK-FF. (a) Rangkaian. (b) Tabel Kebenaran. (c) Simbol.

Sesuai kondisi input JK, ada 4 kemungkinan output yang semuanya valid, yaitu:
No Change, Tidak ada perubahan pada output jika JK = 00.
Set K, Pin Q’ akan bernilai 1 karena JK = 01.
Set J, Pin Q akan bernilai 1 karena JK = 10.
Toggle, Nilai output menjadi kebalikan kondisi sebelumnya jika input JK = 11.
Misalnya jika sebelumnya QQ’ = 10, setelah diizinkan clock, berubah menjadi QQ’ = 01

Gambar2.1.3.b. Timing diagram JK FF

6
2.2. Alat dan Bahan
a. Papan percobaan dasar-dasar logika
b.Modul terminal IC
c. Power Supply DC: 15V
d. Kabel penghubung secukupnya

2.3. Langkah Percobaan

1. Membuat rangkaian seperti gambar rangkaian yang tertera pada sub bab 2.4,
menggunakan LED sebagai penunjukan keluarannya.
2. Mengamati cara kerjanya dan melengkapi tabel data percobaan pada sub bab 2.5 untuk
masing-masing flip-flop.

2.4. Gambar Rangkaian

R
Q1

S Q2

Gambar 2.4.1.Flip-flop RS

R
Q1

CLK

Q2
S

Gambar 2.4.2. Flip-flop RS “Clock”

7
 R Q1

CLK

Q2
S

Gambar 2.4.3.Flip-flop JK

2.5. Data Percobaan

Percobaan I

S R Q1 Q1’
0 0 1 1

0 1 0 1

1 0 1 0

1 1 No Change (1 0 )

Tabel 2.5.1. Percobaan I

8
Percobaan II

CLK S R Q1 Q2
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
Tabel 2.5.2. Percobaan II

Percobaan III

CLK S R Q1 Q2

0 0 0 0 1

0 0 1 0 1

0 1 0 0 1

0 1 1 0 1

1 0 0 0 1

1 0 1 0 1

1 1 0 1 0

1 1 1 1 1

Tabel 2.5.3. Percobaan III

9
2.6. Analisis Hasil Percobaan
A. Percobaan secara Teori
Rangkaian flip-flop merupakan rangkaian sekuensial, dimana output sebelumnya akan
bergantung pada input sekarang, yang artinya rangkaian ini saling memberikan umpan
balik antara input dan outputnya. Flip-flop berfungsi untuk menyimpan informasi dan
sebagai penguat memori, sehingga output dari rangkaian ini harus bersifat komplemen.
Jika tidak bersifat komplemen, maka output dalam keadaan terlarang.
1. Percobaan I (SR Flip Flop)
S
Q1

R Q2

Pada gambar di atas, tabel kebenaran yang dihasilkan yakni:

S R Q1 Q1’
0 0 Not define (keadaan terlarang)

0 1 0 1

1 0 1 0

1 1 No Change (1 0 )

Keadaan not define (keadaan terlarang) terjadi pada input 00 pada SR, karena output
yang dihasilkan adalah 11, dimana output dari rangkaian ini tidak bersifat komplemen,
sedangkan input 11 bersifat no change pada keadaan apapun (apakah output
sebelumnya 01 atau 10), namun pada rangkaian ini, kami menggunakan keadaan
sebelumnya 1 0, sehingga itulah output yang mengikut pada input 11.
Keadaan set terjadi apabila output bernilai 10, dimana input S bernilai 1 dan R
bernilai 0. Keadaan reset terjadi apabila output bernilai 01, dimana input S bernilai 0
dan R bernilai 1.
2. Percobaan II (Clock SR Flip-Flop)

R
Q1

CLK

Q2
S

CLK S R Q1 Q2

10
 0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
Dalam percobaan ini, terdapat tambahan input yang bernama clock. Clock adalah
salah satu masukan yang ada dalam beberapa rangkaian Flip-flop. Untuk
mengkoordinasi kegiatan keseluruhan, clock dikirimkan ke setiap flip-flop. Sinyal ini
mencegah flip-flop berubah keadaan sebelum waktunya. Ketika clock dalam keadaan 0,
maka flip flop tidak akan merespon inputan yang masuk, maka keadaannya adala “No
Change”. Ketika clock diubah dalam keadaan 1, maka flip flop akan segera merespon
inputan sesuai dengan masukan S dan R.
Keadaan awal adalah keadaan pertama yang muncul pada saat power dinyalakan
untuk pertama kalinya. Keadaan awal bersifat relatif, tidak mutlak, dan tidak dapat
ditentukan karena tergantung dari pengoperasian atau pengaruh pada rangkaian itu
sendiri. Keadaan awal dapat terjadi pada 4 kemungkinan, yakni 00, 01, 10, dan 11.
Namun keadaan awal yang umumnya muncul adalah 01. Jika muncul keadaan awal
lainnya, maka output yang dihasilkan pun akan sama. Maka, pada tabel kebenaran,
clock yang bernilai 0 dan clock yang bernilai satu namun memiliki input S dan R yaitu
0, maka tidak dituliskan angka ataupun keadaan lampu sebagai indikator, tetapi
dituliskan dengan “No Change”, mengingat bahwa masih ada 3 kemungkinan keadaan
awal yang terjadi.
Keadaan set terjadi apabila output bernilai 10, dimana input S bernilai 1 dan R
bernilai 0. Keadaan reset terjadi apabila output bernilai 01, dimana input S bernilai 0
dan R bernilai 1.
Pada percobaan ini, terdapat pula keadaan terlarang, yang artinya output tidak
bersifat komplemen.

3. Percobaan III (JK Flip-Flop)

Pada percobaan ini, keadaan terlarang yang terjadi pada rangkaian Flip-Flop
sebelumnya dapat diubah menjadi “toggle”, yakni output yang dihasilkan akan
berlawanan dengan output sebelumnya. Contoh: jika output sebelumnya 01 maka
output yang dihasilkan adalah 10. Rangkaian ini adalah rangkaian clock SR Flip Flop
yang dimodifikasi dengan menambahkan rangkaian umpan balik yang terjadi pada
input S dan output (Q1) serta input R dan output (Q2).

11
 R Q1

CLK

Q2
S

CLK S R Q1 Q2
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 1 0
1 1 1 0 1
Keadaan –keadaan pada JK Flip Flop sama dengan keadaan Clk SR Flip Flop, kecuali
pada input 111 yang telah berubah menjadi keadaan toggle.
B. Percobaan secara Praktek
Dari pembahasan secara praktik ini, kami membuktikan teori tabel kebenaran SR FF, CLK
SR FF, dan JK FF. Nilai 0 menandakan bahwa lampu dalam kondisi off dan nilai 1
menandakan bahwa lampu dalam kondisi on.
Adapun indikator dari hasil akhir operasi gerbang adalah 1 lampu led untuk setiap
percobaan.
Dari gambar-gambar rangkaian di atas, kami menggunakan 7408 (NAND 2 input) dan
7415 (NAND 3 input), yang dimana kedua IC tersebut berfungsi sebagai gerbang-gerbang
logika.
Adapun hasil real dari percobaan dapat dilihat pada dokumentasi di bawah ini:

12
13
14
C. Perbandingan antara Teori dan Praktek
Perbandingan antara teori (pada pembahasan point A sub bab 2.6. Analisis Hasil
Percobaan) maupun praktek (hasilnya dapat dilihat pada pembahasan point B sub bab 2.6
serta pembahasan/ hasil data pada sub bab 2.5.). Dari perbandingan teori dan praktek,
keduanya berbanding lurus, kecuali hasil percobaan pada JK FF, dimana pada keadaan
111, seharusnya output mengeluarkan hasil “toggle”, tetapi dalam percobaan tidaklah
demikian. Hal ini dipengaruhi oleh beberapa faktor, antara lain: adanya pengaruh umpan
balik pada rangkaian dan IC yang digunakan adalah IC alternatif, bukan IC asli yang
sebenarnya dari JK FF.

15
 BAB III
KESIMPULAN DAN SARAN

3.1. Kesimpulan
a. Flip-flop mempunyai dua masukan (untuk SR FF) dan tiga masukan (untuk CLK SR
FF dan JK FF) dan dua keluaran, di mana salah satu keluarannya (y) berfungsi sebagai
komplemen.

b. SR FF disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta

komplemennya. RS Flip Flop mempunyai 2 input yaitu, S=Set dan R=Rest. Mempunyai
2 output yaitu Q1 dan Q2. Pada SR FF, terdapat keadaan terlarang (00) dan keadaan No
Change (11).

c. Clock SR FF merupakan penyempurnaan dari SR FF, dengan ditambahkan clock

sebagai pengatur untuk input.

d. JK FF merupakan penyempurnaan dari Clock SR FF, dimana pada rangkaian ini tidak
terdapat keadaan terlarang, melainkan keadaan toggle.

3.2. Saran

Saran dari kelompok kami, agar dalam praktikum kedepannya, para dosen yang
membimbing kami selama praktikum dapat menjangkau semua kelompok yang ada, agar
dapat mengefisienkan waktu dan praktikum dapat terlaksana dengan baik dan selesai
dengan tepat waktu.

16
LAMPIRAN

17
 DAFTAR PUSTAKA
http://rohmanhakim.blogspot.com/2011/11/mksistem-digital-rangkaian-sekuensial.html

https://hamnics.blogspot.com/2014/10/flip-flop-yang-berdetak-clocked-r-s.html

http://yennimkaimudin.blogspot.com/2013/12/rangkaian-flip-flop-d-ff-rs-ff-dan-jk-ff.html

18