Dimana diterapkan tegangan V dalam persamaan. 5 positif untuk bias maju (yaitu; tegangan
positif pada logam sehubungan dengan n-side) dan negatif untuk reverse bias, danε m adalah
kekuatan medan maksimum, yang terjadi pada x = 0:
Gambar. 4 diagram pita energi logam tipe-n dan tipe-p semikonduktor di bawah kondisi
blasing yang berbeda. (a) kesetimbangan termal. (b) bias maju. (c) bias mundur.
Muatan ruang Qsc per satuan luas dari semikonduktor dan penipisan lapisan
kapasitansi C per satuan luas yang diberikan oleh
Dengan demikian, pengukuran kapasitansi C per satuan luas sebagai fungsi dari tegangan
dapat memberikan distribusi pengotor langsung dari Persamaan. 11c. Jika ND adalah konstan
di seluruh wilayah penipisan, kita harus mendapatkan garis lurus dengan ploting 1 / C2
dibandingkan V. Gambar 5 adalah kapasitansi petak diukur terhadap tegangan untuk
tungsten-sillicon ang tungsten-gallium arsenide Schottky dioda. Dari Persamaan. 11a,
mencegat pada 1 / C2 = 0 bersesuaian dengan built-in potensial Varietas Hasil Pemuliaan.
Setelah Varietas Hasil Pemuliaan bertekad, tinggi penghalangφ bn dapat dihitung dari
Persamaan. 4:
φ bn = VBI + Vn (12)
Nilai Vn dapat disimpulkan dari konsentrasi pengotor.
Masalah
Cari konsentrasi donor dan tinggi penghalang dari tungsten-sillicon Schottky diode
ditunjukkan pada Gambar. 5.
Penyelesaian
Plot 1 / C2dibandingkan V adalah garis lurus, yang menyiratkan bahwa konsentrasi
donor adalah konstan di seluruh wilayah penipisan. Kami menemukan
Gambar. 5 1 / C2 terhadap tegangan yang diberikan untuk W-Si dan W-GaAs dioda.
Dari Persamaan. 11c,
Karena mencegat Varietas Hasil Pemuliaan adalah 0,42 V, tinggi penghalang adalahφ bn = Vbi
+ Vn = 0,66 V
5.1.2 Karakteristik Tegangan Arus
Transportasi saat ini di kontak logam-semikonduktor terutama karena pembawa
mayoritas, berbeda dengan sambungan pn, di mana transportasi saat ini terutama karena
minoritas membawa. Untuk dioda Schottky dengan semikonduktor cukup didoping
(misalnya, Si dengan ND ≤1017 cm-3) dioperasikan pada suhu sedang (3.g., 300 K),
mekanisme transportasi yang dominan adalah emisi termionik pembawa mayoritas dari
semikonduktor atas potensi penghalang ke dalam logam.
Gambar 6 menggambarkan proses emisi termionik. Pada kesetimbangan termal
(fig.6a), kepadatan arus seimbang dengan dua arus yang sama dan berlawanan dari operator,
sehingga ada nol saat bersih. Elektron dalam semikonduktor cenderung mengalir (atau
memancarkan) ke dalam logam, dan ada aliran seimbang menentang elektron dari logam ke
semikonduktor. Komponen-komponen saat ini sebanding dengan kepadatan elektron pada
batas. Pada permukaan semikonduktor kepadatan theelectron ns adalah
Gambar. 6 saat transportasi melalui proses emisi termionik. (a) kesetimbangan termal. (b)
bias maju. (c) bias mundur
Dimana Nc adalah kepadatan negara di pita konduksi. Pada kesetimbangan termal kita
memiliki
Atau
Dimana Jm→ s adalah arus dari logam untuk semikonduktor, Jm →s adalah arus dari
semikonduktor dengan logam, dan C1 adalah proporsionalitas konstan.
Ketika bias maju VF diterapkan ke kontak (gbr. 4b), potensial elektrostatik perbedaan
di penghalang berkurang, dan kerapatan elektron di permukaan meningkat ke
The Jm →s yang hasil dari elektron mengalir keluar dari semikonduktor karena itu diubah
oleh faktor yang sama (gbr. 6b). Fluks elektron dari logam untuk semikonduktor,
bagaimanapun, tetap sama karena penghalang φ Bn tetap pada nilai keseimbangannya. Arus
bersih di bawah bias maju kemudian
Menggunakan argumen yang sama untuk kondisi reverse bias (lihat gambar. 6c), ekspresi
untuk saat ini bersih adalah ientical untuk Persamaan. 16 berharap bahwa VF adalah
mengganti dengan -VR.
Koefisien C1NC adalah foun harus sama dengan A * T2, di mana disebut efektif
Richardson konstan (dalam satuan A / K2 cm-2), dan T adalah suhu absolut. Nilai-nilai A *
tergantung pada massa efektif dan sama dengan 110 dan 32 untuk tip- n dan tipe-p silikon,
masing-masing; dan 8 dan 74 untuk n dan tipe-p gallium arsenide, masing-masing.
Karakteristik arus-tegangan dari kontak logam-semikonduktor di bawah kondisi emisi
termionik karena itu diberikan oleh
Gambar. 7 kepadatan arus maju dibandingkan tegangan yang diberikan dari W-Si dan W-
GaAs dioda
Untuk bias maju dan bias mundur. karakteristik I-V maju eksperimental dari dua dioda
Schottky yang ditunjukkan pada gambar. 7. Dengan ekstrapolasi kurva I-V ke depan untuk V
= 0, kita cand menemukan Js. Bentuk Js dan Persamaan. 18, kita bisa memperoleh ketinggian
penghalang.
Selain pembawa mayoritas (elektron) saat ini, dalam logam n-tipe kontak
semikonduktor, pembawa minoritas (hole) yang ada saat ini karena injeksi lubang dari logam
untuk semikonduktor. Injeksi lubang sama seperti di sambunga sebuah p + -n (yaitu, 52 dalam
bab 3 Persamaan.). Kerapatan arus diberikan oleh
Dalam kondisi operasi normal, minoritas pembawa saat ini adalah perintah besarnya lebih
kecil dari arus pembawa mayoritas; Oleh karena itu, dioda Schottky adalah perangkat
unipolar.
Masalah
Untuk tungsten-silikon dioda Schottky dengan ND = 1016 cm-3, menemukan tinggi
penghalang dan Lapisan lebar deplesi dari Gbr.7. membandingkan arus saturasi Js
dengan Jpo asumsi bahwa seumur hidup pembawa minoritas di Si adalah 10-6 s.
Solusi
Dari ara. 7, kami memiliki Js = 6.5x10 -5 A / cm2. Tinggi penghalang dapat diperoleh
dari Eq.18:
Hasil ini dalam perjanjian dekat dengan pengukuran C-V (lihat gbr. 5).
pasangan potensial diberikan oleh φ bn -vn, di mana
Karena itu,
Untuk menghitung pembawa minoritas saat ini kepadatan Jpo , Kita perlu tahu Dp,
yaitu 36 cm2/ S untuk ND = 1016 cm-3, dan Lp yang√ D p T p= 6x10-3 cm. Karena itu
Dari perbandingan tersebut, kita melihat bahwa pembawa mayoritas saat ini adalah
lebih dari enam perintah besarnya lebih besar dari arus pembawa minoritas.
Untuk kontak logam-semikonduktor dengan konsentrasi doping rendah, arus termionik emisi
mendominasi transportasi saat ini, seperti yang diberikan oleh Eq.17. Karena itu,
Gbr.8 dihitung dan diukur nilai-nilai resistansi kontak tertentu. Sisipan atas menunjukkan
proses tunneling. Turunkan insert menunjukkan emisi termionik atas penghalang rendah.
Persamaan 24 menunjukkan bahwa dalam tunneling yang berkisar resistansi kontak tertentu
depens kuat pada konsentrasi doping dan bervariasi secara eksponensial dengan faktor / D.
φ Bn √ N
nilai-nilai yang dihitung dari Rc diplot pada Gambar. 8 sebagai fungsi dari 1 / √ N D .
untuk ND 1019 cm-3, Rc didominasi oleh proses tunneling dan menurun repidly dengan
peningkatan doping. Di sisi lain, untuk ND ≤1017 cm-3, saat ini adalah karena emisi termionik,
dan Rc dasarnya independen dari doping. Juga ditunjukkan pada gambar. 8 adalah data
eksperimental untuk platinum silicide-silocon (PtSi-Si) dan aluminium-silikon (Al-Si) dioda.
Mereka berada dalam perjanjian dekat dengan nilai-nilai dihitung. Gambar 8 menunjukkan
bahwa konsentrasi doping yang tinggi, tinggi penghalang rendah, atau keduanya harus
digunakan untuk mendapatkan nilai-nilai rendah Rc. Kedua pendekatan digunakan untuk
semua kontak ohmik.
5.2 THE JFET
Sambungan transistor efek medan (JFET) pertama kali dianalisis pada tahun 1952.
JFET menggunakan wilayah penipisan satu atau lebih bias mundur sambungan pn untuk
memodulasi luas penampang yang tersedia untuk aliran arus. saat ini adalah karena pembawa
satu polaritas saja; karenanya, JFET adalah perangkat unipolar.
Dimana ND adalah konsentrasi donor, A adalah luas penampang untuk aliran arus dan sama
2Z (a - W), dan Wis lebar daerah deplesi dari sambungan p + -n atas dan bawah.
Bila tidak ada tegangan gerbang diterapkan dan VD kecil, seperti yang ditunjukkan
dalam fig.10a, aliran kecil saat ini ID mengalir dalam saluran. Besarnya arus diberikan oleh
VD / R, dimana R adalah resistansi saluran yang diberikan dalam Persamaan. 25. Oleh karena
itu, saat ini bervariasi secara linear dengan tegangan drain. Tentu saja, untuk setiap tegangan
drain diberikan, tegangan sepanjang meningkat saluran dari nol pada sumber untuk VD di
saluran pembuangan. Dengan demikian, atas dan bawah persimpangan gerbang menjadi
semakin reverse-bias seperti yang kita proced dari sumber ke drain. Seperti V D meningkat,
meningkat W, dan luas penampang rata-rata untuk aliran arus berkurang karena
meningkatnya bias balik dari persimpangan gerbang menuju saluran pembuangan. Resistensi
saluran R juga meningkat. Akibatnya, kenaikan saat ini di tingkat yang lebih lambat.
Gambar. 10 variasi lebar lapisan deplesi dan karakteristik output JFET di bawah berbagai
kondisi blasing. (a) VG = 0 dan VD kecil. (b) VG = 0 dan pada titik jepit. (c) VG = 0 dan titik
jepit (VD> VDsat (d) VG = -1 V dan VD kecil.
Di mana Vbi potensi built-in dari sambungan gerbang. Pada tegangan saluran ini, sumber dan
saluran yang terjepit atau benar-benar terpisah oleh daerah penipisanbias mundur. Lokasi P di
ara. 10b disebut titik jepit. Pada titik ini, menguras arus besar yang disebut saturasi saat ini I D
dapat mengalir di seluruh wilayah penipisan. Hal ini mirip dengan situasi yang disebabkan
oleh pembawa operator menjadi daerah penipisan bias mundur seperti daerah penipisan
kolektro base dari transistor bipolar.
Di luar titik jepit, sebagai VD meningkat lebih lanjut, daerah deplesi dekat saluran
pembuangan akan memperluas dan titik P akan bergerak ke arah sumber, seperti yang
ditunjukkan dalam gambar 10c. Namun, tegangan pada titik P tetap sama, VDsat . Sehingga
jumlah elektron per satuan waktu tiba dari sumber ke titik P, dan karenanya arus yang
mengalir dalam saluran, tetap sama, karena penurunan potensial dalam saluran dari sumber
ke titik P tetap tidak berubah. Oleh karena itu, untuk tegangan lebih besar dari V Dsat , arus
pada dasarnya tetap pada nilai IDsat dan tidak bergantung pada VD.
Ketika tegangan gerbang diterapkan untuk bias mundur sambungan p + -n, lebar
lapisan penipisan W meningkat, dengan demikian untuk V D kecil saluran lagi bertindak
sebagai resistor, tetapi resistansi lebih besar karena luas penampang yang tersedia untuk
aliran arus menurun. Seperti yang ditunjukkan pada gambar. 10d, saat awal adalah lebih kecil
untuk VG = -1 V daripada VG = 0. Ketika VD meningkat ke nilai tertentu, daerah deplesi lagi
menyentuh satu sama lain. Nilai VD tersebut diberikan oleh
Untuk n-channel JFET, tegangan gerbang negatif terhadap sumber, jadi kami menggunakan
nilai mutlak dari VG dalam Pers. 27 dan dalam persamaan berikutnya. Hal ini jelas dari
Persamaan. 27 bahwa penerapan VG tegangan gerbang mengurangi tegangan drain diperlukan
untuk timbulnya titik jepit dengan jumlah yang sama untuk VG
5.2.2 Karakteristik Tegangan Arus
Kita sekarang mempertimbangkan JFET sebelum timbulnya titik jepit seperti yang
ditunjukkan pada gambar. 11a. Variasi tegangan drain sepanjang saluran ditunjukkan pada
gambar. 11b.
Di mana kita telah menggunakan Persamaan. 25 untuk dR dan kami telah menggantikan l
dengan∂ y. lebar penipisan lapisan pada jarak dari sumber diberikan oleh
Drain saat ID adalah konstan, independen y. Kita bisa menulis ulang Persamaan. 28 sebagai
Dimana
Dan
Tegangan VP disebut titik jepit tegangan, yaitu total tegangan (VD + VG + Vbi) di mana W2 = a.
Dalam gambar. 12 kita menunjukkan karakteristik IV dari JFET memiliki tegangan
jepit dari 3.2V. kurva ditampilkan dihitung untuk 0≤VD ≤VD duduk menggunakan Persamaan.
32. Di luar VD duduk saat diambil konstan sesuai dengan pembahasan sebelumnya. Kami
mencatat bahwa ada dua daerah yang berbeda dari hubungan arus-tegangan. Ketika V D kecil,
luas penampang saluran pada dasarnya independen dari VD dan karakteristik IV adalah ohmic
atau linier. Kita menyebut wilayah ini operasi sebagai daerah linier.
Gambar 13 sepatu normalisasi saluran konduktansi di daerah linier (kurva padat). Sebagai
pintu gerbang bias meningkat, konduktansi menurun sampai akhirnya, di VP tegangan jepit,
konduktansi menjadi nol.
parameter penting lain dari JFET adalah transkonduktansi gm, yang didefinisikan oleh
Gambar. 13 menguras dinormalisasi konduktansi di daerah linier dan transduktansi
dinormalisasi di wilayah jenuh dibandingkan tegangan gerbang dinormalisasi. Padat line
untuk kasus yang ideal; garis putus-putus adalah untuk perangkat praktis memiliki resistensi
seri
transkonduktansi mewakili muatan arus drain pada tegangan saluran diberikan pada
perubahan tegangan gerbang. Dalam daerah linear, gm dapat diperoleh dari Persamaan. 33
sebagai berikut:
Daerah saturasi arus drain di daerahjenuh dapat dihitung dari Persamaan. 32 dengan
mengevaluasi arus pada titik jepit, yaitu dengan menetapkan VP = VD + VG + Vbi:
Karena transduktansi di daerah saturasi identik dengan konduktansi saluran di daerah linier
(lihat Persamaan. 34), kurva solid dalam gambar. 13 juga kurva transkonduktansi normalisasi
di daerah saturasi.
5.2.3 Modifikasi Teori Sederhana
Sinyal kecil setara dengan sikuit pada bagian 5.2.2 kita anggap karakteristik dc dari
JFET, dan saat menguras ditemukan menjadi fungsi dari V D dan VG, Artinya, ID = ID (VD, VG).
Ketika tegangan ac drain dan gerbang tegangan VD dan VG, masing-masing, yang
ditumpangkan pada tegangan dc, arus drain dimodifikasi untuk ȊD + ID (VD, VG), di mana ȊD
adalah komponen ac arus tiriskan. Dengan asumsi JFET dapat mengikuti tegangan ac
seketika, kita memiliki
Kami dapat memperluas istilah pertama di sisi kanan dari Persamaan. 39b dalam deret Taylor
dan menjaga dc dan istilah linier dari tegangan ac. Kami memperoleh
Karena itu
Gbr.14 JFET dengan sumber dan tiriskan resistensi karena konduktivitas terbatas di daerah
semikonduktor antara akhir saluran aktif dan sumber dan tiriskan terminal.
Dalam hal parameter-sinyal kecil, kita dapat menulis ulang Persamaan. 42 sebagai
Mengganti Persamaan. 43 menjadi hasil Persamaan 40b
Dengan demikian, terminal transkonduktansi dan saluran konduktansi untuk JFET dengan
resistensi seri diberikan oleh
menunjukkan bahwa diukur gm dan gD akan berkurang oleh resistensi seri yang. hasil khas
untuk gm ditunjukkan pada gambar. 13 (kurva putus-putus).
Sebuah rangkaian ekivalen sederhana dari JFET ditunjukkan pada gambar. 15a.
Output Bagian (sisi kanan) dari berkorespondensi sirkuit untuk Persamaan. 40b dengan
penambahan perlawanan tiriskan. Bagian input (sisi kiri) adalah sirkit terbuka karena JFET
diasumsikan memiliki impedansi masukan yang sangat tinggi. Kami juga telah menambahkan
resistansi sumber untuk rangkaian setara. Pada frekuensi tinggi kita menambahkan
kapasitansi junction ke sirkuit setara seperti yang ditunjukkan pada gambar. 15b
Gambar. 15 (a) frekuensi rendah, sinyal kecil setara rangkaian dari JFET. (B) frekuensi
tinggi, sinyal kecil setara rangkaian dari JFET.
Frekuensi Cutoff maksimum frekuensi operasi f T didefinisikan sebagai frekuensi di
mana JFET tidak bisa lagi memperkuat sinyal masukan. Kami akan menggunakan rangkaian
ekuivalen (gbr. 15b) dengan output hubung pendek dan tidak ada resistensi seri. Kesatuan
Kondisi gain tiba saat arus pikir kapasitansi masukan sama dengan arus keluaran tiriskan.
Arus input
Dimana CGS adalah kapasitansi persimpangan antara gerbang dan sumber, CGD adalah
kapasitansi persimpangan antara gerbang dan tiriskan, CG = CGS + CGD, dan arus keluaran
Dari Persamaan. 48 kita dapat melihat bahwa untuk meningkatkan kinerja frekuensi tinggi,
kita harus menggunakan JFET yang memiliki mobilitas pembawa tinggi dan panjang saluran
pendek. Ini adalah alasan bahwa n-channel JFET, yang memiliki mobilitas elektron lebih
tinggi, lebih disukai.
Masalah
Untuk silikon JFET saluran- n dengan ND = 1016 cm-3, NA = 1019 cm-3, a = 1μm, L =
20μm, Z = 100 μm, dan = 1350 cm2 / Vs, menemukan pinch-off tegangan, yang sesuai saat
ini di jepit dengan VG = 0, dan frekuensi cutoff.
Larutan
Dalam berasal Persamaan. 51 kami telah membagi IP oleh ke akun untuk saluran atas dalam
MESFET yang (tidak ada saluran yang lebih rendah di ara. 17) dan telah menggunakan tanda
negatif untuk VG ke akun untuk polaritas.
Karakteristik arus-tegangan dasar normal-on dan biasanya-off perangkat serupa.
Gambar 18 membandingkan dua mode operasi. Perbedaan utama adalah pergeseran dari
tegangan ambang bersama VG sumbu. Biasanya-off perangkat (gbr. 18b) tidak memiliki
konduksi saat ini di VG = 0, dan bervariasi saat ini seperti dalam Persamaan. 51 ketika VG>
VT. Karena pasangan potensi gerbang kurang dari sekitar 1 V, bias maju di pintu gerbang
dibatasi sekitar 0,5 V untuk menghindari gerbang yang berlebihan saat ini.
5.3.2 The Heterojunction MESFET
Untuk meningkatkan MESFET perangkat performace, berbagai MESFETs hetero
telah dipelajari baru-baru ini. Gambar 19a menunjukkan penampang perangkat
heterojunctions ganda dengan senyawa terner III-V Ga0,47In0.53As sebagai saluran lapisan
aktif. Lapisan semikonduktor gaun berturut-turut pada <100> indium phosphide semi-isolasi
substrat menggunakan teknik epitaksi molekul-beam (lihat bab 8). Lapisan semikonduktor
memiliki pertandingan Latice baik untuk substrat indium phosphide, menyiratkan kepadatan
rendah perangkap antarmuka (lihat bagian 5.4). Angka 19b menunjukkan diagram pita energi
pada kesetimbangan. Atas Ga0.48In0.52As lapisan membentuk penghalang Schottky dengan
gerbang aluminium (φBn = 0,8 V), sehingga elektron dalam saluran terbatas dalam aktif
Ga0.47In0.53As lapisan. Jika aluminium membuat kontak langsung dengan lapisan aktif,
tinggi penghalang terlalu rendah untuk dianggap sebagai kontak meluruskan.
Gambar. 18 perbandingan karakteristik IV. (a) Biasanya-on MESFET. (b) nornally-off
MESFET
Karena mobilitas dan kecepatan puncak dari lapisan aktif lebih tinggi dari orang-orang untuk
gallium arsenide, transkonduktansi lebih tinggi dan kecepatan operasi yang lebih tinggi
diperoleh.
Gambar 20a menunjukkan versi lain dari MESFET hetero. kontak Sebuah Schottky
dibuat untuk bahan celah pita tinggi (misalnya, AlxGA1-XAS), yang tumbuh epitaxially pada
bahan celah pita yang lebih rendah (misalnya, GaAs). Dengan kontrol yang tepat dari
bandgaps dan konsentrasi doping dari dua semikonduktor ini, kita dapat membentuk lapisan
inversi pada antarmuka dari dua semikonduktor seperti yang ditunjukkan di fig.20b. lapisan
inversi merupakan wilayah di mana konsentrasi pembawa minoritas (elektron untuk
semikonduktor tipe) adalah heigher dibandingkan konsentrasi pembawa mayoritas
kesetimbangan (lubang). Kita akan membahas secara rinci konsep inversi di bagian 5.4.
karena konduktivitas yang tinggi di lapisan inversi ini, arus yang besar dapat mengalir pikir
dari sumber ke drain.
Gambar. 19 (a) penampang dari MESFET hetero ganda. (B) diagram pita energi pada
kesetimbangan termal
Gambar. 20 (a) penampang dari MESFET hetero memiliki lapisan inversi. diagram (b) pita
energi pada kesetimbangan termal.
Ketika tegangan gerbang diterapkan, konduktivitas lapisan inversi akan dimodulasi oleh bias
gerbang, yang mengakibatkan perubahan arus saluran. Karakteristik arus-tegangan serupa
dengan af sebuah MESFET biasanya-on (depletion mode) ditunjukkan pada gambar. 18a.
Jika bahan celah pita yang lebih rendah ringan doped, mobilitas dalam lapisan inversi akan
tinggi. Hal ini pada gilirannya dapat menimbulkan transkonduktansi besar dan kecepatan
operasi tinggi, karena kedua parameter secara langsung sebanding dengan mobilitas (lihat
Pers. 39 dan 48).
5.4 THE MOS DIODA
Logam-oksida-semikonduktor, atau MOS diode, adalah sangat penting dalam
perangkat semikonduktor fisika. Hal ini karena perangkat telah terbukti sangat berguna dalam
studi permukaan semikonduktor dan bentuk-bentuk dioda MOS jantung perangkat yang
paling penting bagi sangat-skala besar integrasi-MOSFET. Dalam bagian ini kita pertama
mempertimbangkan karakteristik dalam kasus yang ideal; maka kita memperluas
pertimbangan kami untuk menyertakan pengaruh perbedaan logam-semikonduktor fungsi
kerja, perangkap antarmuka, dan biaya oksida.
5.4.1 Dioda MOS yang Ideal
Sebuah perspektif dari dioda MOS ditunjukkan pada gambar. 21a. Penampang
perangkat ditunjukkan pada gambar. 21b, dimana d adalah ketebalan oksida dan Vadalah
tegangan yang diberikan pada pelat bidang logam. Sepanjang bagian ini kita akan
menggunakan konvensi bahwa tegangan V adalah positif ketika pelat logam positif bias
sehubungan dengan kontak ohmik dan V adalah negatif ketika pelat logam negatif bias
sehubungan dengan kontak ohmik.
Diagram pita energi yang ideal semikonduktor tipe-p MOS dioda di V = 0
ditunjukkan pada Gbr.22. ideal MOS diode didefinisikan sebagai berikut. (1) di bias nol
diterapkan, perbedaan energi antara kerja logam fungsi q φs adalah nol, atau fungsi kerja
perbedaan q φms untuk tipe-p semikonduktor adalah nol:
Dimana qx adalah afinitas semikonduktor elektron dan q φ B adalah perbedaan energi antara
EF tingkat Fermi dan intrinsik Fermi tingkat Ei. Dengan kata lain, pita energi datar (kondisi
datar-band) bila tidak ada tegangan yang diberikan. (2) satu-satunya biaya yang ada di dioda
di bawah kondisi biasing adalah mereka dalam semikonduktor dan orang-orang dengan sama
tetapi berlawanan tanda pada permukaan logam yang berdekatan dengan oksida. (3) tidak ada
transportasi pembawa melalui oksida dalam kondisi dc-biasing, atau resistivitas oksida tak
terbatas. Ideal teori dioda MOS akan berfungsi sebagai dasar untuk memahami perangkat
MOS praktis.
Gambar. 21 (a) perspektif pandangan dioda MOS. (b) penampang dioda MOS
Ke atas lentur dari pita energi pada permukaan semikonduktor menyebabkan peningkatan
perbedaan energi Ei - EF di sana, yang pada gilirannya menimbulkan konsentrasi
ditingkatkan, akumulasi lubang dekat antarmuka semikonduktor oksida. Ini disebut kasus
akumulasi. Distribusi muatan yang sesuai ditampilkan di sisi kanan ara. 23a.
Ketika tegangan positif kecil (V> 0) diterapkan ideal MOS dioda, band energi
menekuk ke bawah, dan pembawa mayoritas (lubang) habis (gbr. 23b). Ini disebut kasus
penipisan. Biaya ruang per satuan luas,
Gambar. Diagram pita 23 energi dan distribusi muatan yang ideal MOS dioda. (a) akumulasi.
(b) deplesi. (c) inversi
QSC di semiconđuctor diberikan oleh muatan dalam daerah penipisan:
QSC = q NA W
(54)
dimana W adalah lebar daerah deplesi permukaan.
Ketika tegangan positif yang lebih besar diterapkan, band menekuk ke bawah bahkan
lebih sehingga intrinsik tingkat Ei di permukaan menyilang tingkat Fermi seperti ditunjukkan
pada Gambar. 23c. Konsentrasi elektron tergantung secara eksponensial pada perbedaan
energi Ef - Ei dan diberikan oleh
np = nie (Ef - Ei) / kT
(55)
Dalam situasi yang ditunjukkan pada Gambar 23c,. (E f - Ei)> 0. Oleh karena itu, elektron
konsentrasi np di permukaan lebih besar dari ni. Jumlah elektron (pembawa minoritas) di
permukaan lebih besar dari jumlah lubang (pembawa mayoritas); permukaan dengan
demikian terbalik. Ini disebut kasus inversi. Sebagai band yang bengkok lanjut, akhirnya
band tepi konduksi mendekati level Fermi. Pada titik ini konsentrasi elektron di dekat
permukaan meningkat verry cepat. Setelah titik ini sebagian besar muatan negatif tambahan
dalam semikonduktor terdiri dari biaya Qn. (Gambar. 23c) karena elektron dalam n-jenis
inversi lapisan yang sangat sempit 0 ≤ x ≤ xi, di mana xi adalah lebar daerah inversi.
Biasanya, nilai xi berkisar dari 10 hingga 100 Å dan selalu jauh lebih kecil dari penipisan
lapisan permukaan lebar.
Setelah lapisan inversi terbentuk, permukaan penipisan lapisan lebar mencapai
maksimum. Hal ini karena ketika band-band yang bengkok ke bawah cukup jauh untuk
inversi kuat terjadi, bahkan peningkatan yang sangat kecil dalam band membungkuk (sesuai
dengan inerease sangat kecil di lapisan lebar deplesi) menghasilkan peningkatan besar dalam
biaya Qn di lapisan inversi . Jadi, di bawah kondisi inversi kuat biaya per satuan luas dalam
semikonduktor diberikan oleh
QS = Qn + QSC
(56)
dan
QSC = q NA Wm
(56a)
di mana Wm adalah lebar maksimum daerah penipisan permukaan.
Permukaan Daerah Penipisan Gambar 24 menunjukkan diagram band yang lebih rinci
pada permukaan semikonduktor tipe. The elektrostatik potensial ψ, yang didefinisikan
sebagai nol dalam sebagian besar semikonduktor. Pada permukaan semikonduktor, ψ = ψs;
ψs disebut potensial permukaan. Kita dapat mengungkapkan elektron dan lubang konsentrasi
di pers. 53 dan 55 sebagai fungsi ψ:
np = nie q (ψ-ψs) /KT
(57a)
pp= nie q (ψs-ψ) /KT
(57B)
di mana ψ positif ketika pita dibengkokkan ke bawah (seperti yang ditunjukkan pada
Gambar. 24). Pada permukaan densitas yang
ns = nie q (ψs-ψB) /KT
(58a)
ps =nie q (ψB-ψs)/KT
(58b)
Dari diskusi ini dan dengan bantuan Persamaan. 58, daerah berikut potensi permukaan dapat
dibedakan:
Ψs < 0 Akumulasi lubang (band menekuk ke atas)
Ψs = 0 Kondisi datar-band
ψB > Ψs > 0 Penipisan lubang (band menekuk ke bawah)
ψs = ψB Midgap dengan ns = np = ni (konsentrasi intrinsik)
ψs > ψB Inversi (band menekuk ke bawah seperti ditunjukkan pada
Gambar. 24).
Potensi ψ sebagai fungsi jarak dapat obained dengan menggunakan persamaan Poisson
satu dimensi:
(59)
mana ρs (x) adalah total densitas muatan ruang. Kita akan menggunakan pendekatan
penipisan bahwa kita telah digunakan dalam studi sambungan pn. Ketika semikonduktor
habis dan muatan dalam semikonduktor diberikan oleh ρ s = -qNA, integrasi persamaan
Poisson memberikan distribusi potensial elektrostatik di wilayah penipisan permukaan:
(60)
The ψs potensial permukaan
(61)
Perhatikan bahwa potensi distribusi identik dengan bahwa untuk satu sisi n + p
persimpangan. Permukaan terbalik setiap kali ψs lebih besar dari ψB. Namun, kita perlu
kriteria untuk timbulnya inversi kuat, setelah itu biaya di lapisan inversi menjadi signifikan.
Sebuah kriteria sederhana adalah bahwa konsentrasi elektron di permukaan adalah sama
dengan konsentrasi substrat pengotor
ns = NA.
(62)
ketika NA = nie qψB/kT, dari Eq.58a dan 62 kita memperoleh
(63)
Persamaan 63 menyatakan bahwa suatu ψB potensial diperlukan untuk menekuk pita energi
ke kondisi intrinsik pada permukaan (Ei = EF), dan band kemudian harus membungkuk ke
bawah oleh qψB lain, di permukaan untuk mendapatkan kondisi inversi kuat.
Seperti yang kita bahas sebelumnya, penipisan lapisan permukaan mencapai maksimum
ketika permukaan yang sangat terbalik. Dengan demikian, lebar maksimum dari daerah
penipisan permukaan Wm diberikan oleh Persamaan. 61 di mana ψs sama ψs (inv),
(64)
dan
(64a)
Hubungan antara Wm dan konsentrasi pengotor ditunjukkan pada Gambar. 5 untuk
silikon dan galium arsenide, di mana NB sama dengan NA untuk tipe-p dan ND untuk tipe-n
semikonduktors.
Kurva MOS Ideal Gambar 26a menunjukkan diagram pita ideal dioda MOS dengan band
lentur dari pitaidentik dengan yang ditunjukkan pada Gambar. 24. distribusi muatan
ditunjukkan pada Gambar. 26b. Jelas, dengan tidak adanya perbedaan fungsi kerja, tegangan
yang diberikan akan muncul sebagian melintasi oksida dan sebagian di semikonduktor. Jadi,
V = V0 + ψs
(65)
di mana V0 adalah potensial di seluruh oksida dan diberikan (Gambar. 26c) oleh
(66)
Gambar. 25 Maksimum lebar penipisan lapisan terhadap konsentrasi ketidakmurnian Si dan
GaAs semikonduktor dalam kondisi kuat-inversi
di mana ∈0 adalah lapangan di oksida, Qs adalah biaya per satuan luas dalam semikonduktor,
dan C0 (= ɛox / d) adalah kapasitansi oksida per satuan luas. Yang sesuai distribusi potensial
elektrostatik ditunjukkan pada Gambar, 26d.
Kapasitansi total C dari dioda MOS adalah kombinasi seri (Gambar 27a, inset.)
Kapasitansi oksida Co dan semikonduktor penipisan lapisan kapasitansi Cf:
(67)
di mana Cj = ɛs / W, sama seperti untuk sambungan pn tiba-tiba.
Dari pers. 61, 65, 66 dan 67, kita dapat menghilangkan W dan memperoleh rumus untuk
kapasitansi:
(68)
yang memprediksi bahwa kapasitansi akan menurun dengan meningkatnya tegangan gerbang
sementara permukaan sedang habis. Ketika tegangan diterapkan negatif, tidak ada daerah
deplesi, dan kami memiliki akumulasi lubang pada permukaan semikonduktor. Akibatnya,
total kapasitansi dekat dengan oksida kapasitansi ɛox / d.
Di ekstrim lain ketika inversi kuat terjadi, lebar daerah deplesi tidak akan meningkat
dengan peningkatan lebih lanjut dalam tegangan yang diberikan. Kondisi ini berlangsung
pada tegangan gerbang yang menyebabkan ψs potensial permukaan ke
Gambar. 26 (a) diagram Band yang ideal MOS dioda. distribusi (b) Mengisi bawah kondisi
inversi. (c) distribusi listrik-bidang. (d) distribusi Potensi.
mencapai ψs (inv), seperti yang diberikan dalam Persamaan. 63. ψs Mengganti (inv) ke
Persamaan. 63 dan mencatat bahwa biaya sesuai per satuan luas adalah q N A Wm
menghasilkan tegangan logam-piring pada awal inversi kuat. Tegangan ini disebut tegangan
threshold:
(69)
Gambar. 27 (a) frekuensi tinggi MOS C-V kurva yang menunjukkan segmen yang
didekati (garis putus-putus). Inset menunjukkan hubungan seri kapasitor. (B) Pengaruh
frekuensi pada curve.10 C-V
Setelah inversi kuat berlangsung, total kapasitansi akan tetap pada C min nilai minimum yang
diberikan oleh Persamaan. 67 dengan Cj = ɛs / Wm:
(70)
Sebuah karakteristik kapasitansi-tegangan khas ideal MOS diode ditunjukkan pada
Gambar. 27a berdasarkan kedua pendekatan deplesi (Pers. 68-70) dan perhitungan yang tepat
(kurva padat). Catatan korelasi yang erat antara pendekatan deplesi dan perhitungan yang
tepat.
Meskipun kami telah dianggap hanya p-jenis substrat, semua pertimbangan sama-sama
berlaku untuk tipe-n substrat dengan perubahan yang tepat dalam tanda-tanda dan simbol-
simbol (misalnya, Qp untuk Qn). Karakteristik kapasitansi-tegangan akan memiliki bentuk
yang sama tetapi akan bayangan cermin satu sama lain, dan tegangan ambang adalah
kuantitas negatif untuk ideal MOS dioda pada n-jenis substrat.
Dalam Gambar. 27a kita mengasumsikan bahwa ketika tegangan pada perubahan pelat
logam, semua biaya mental yang incre- muncul di tepi daerah deplesi. Memang, ini terjadi
ketika frekuensi pengukuran tinggi. Namun jika frekuensi pengukuran cukup rendah sehingga
tingkat generasi-rekombinasi di daerah deplesi permukaan yang sama dengan atau lebih cepat
dari variasi tegangan, maka konsentrasi elektron (pembawa minoritas) dapat mengikuti arus
bolak-balik (ac) sinyal dan menyebabkan biaya pertukaran dengan lapisan inversi pada
langkah dengan sinyal pengukuran. Akibatnya kapasitansi dalam inversi kuat akan bahwa
dari lapisan oksida saja, Co Gambar. 27b menunjukkan MOS kurva CV yang diukur pada
frequencies.10 yang berbeda Perhatikan bahwa timbulnya kurva frekuensi rendah terjadi pada
f ≤ 100 Hz.
Masalah
Untuk ideal logam-SiO2-Si dioda memiliki NA = 1016 cm-3 dan d = 250 Å,
menghitung kapasitansi minimum kurva C-V Gambar. 27a. Konstanta dielektrik relatif
SiO2 adalah 3,9.
Solusi
Dari semua dioda MOS, logam- yangSiO2-Si dioda adalah yang paling banyak
dipelajari. Karakteristik listrik dari sistem SiO2-Si mendekati orang-orang yang ideal MOS
dioda. Namun, untuk elektroda logam yang biasa digunakan, pekerjaan fungsi perbedaan
qΦms adalah Generelly tidak nol; dan ada berbagai biaya dalam oksida atau diSiO2-Si
antarmuka kehendak, dalam satu atau lain cara, mempengaruhi yang ideal MOS karakteristik.
Kerja Fungsi Perbedaan Fungsi kerja dari q semikonduktor Φs, yang merupakan
perbedaan energi antara tingkat vakum dan tingkat Fermi (Gambar. 22), bervariasi dengan
konsentrasi doping. Untuk logam diberikan dengan fungsi kerja tetap qΦm kami berharap
bahwa fungsi kerja perbedaan qΦms = qΦm - q Φs akan bervariasi tergantung pada doping
semikonduktor. Salah satu yang paling elektroda logam umum adalah aluminium, dengan
qΦm = 4.l eV. Bahan lain juga digunakan secara luas adalah silikon polikristalin doping berat
(juga disebut polysilicon). Fungsi kerja untuk n + -polysilicon 3.95 eV.
Gambar 28. menunjukkan perbedaan fungsi kerja untuk aluminium dan n + - polysilicon
pada silikon sebagai doping yang bervariasi. Sangat menarik untuk dicatat bahwa qΦms selalu
negatif dan yang paling negatif untuk n + - polysilicon pada silikon tipe-p.
Untuk membangun diagram band dioda MOS, kita mulai dari logam terisolasi dan
semikonduktor terisolasi dengan lapisan oksida terjepit di antara
Gambar. Fungsi 28 Kerja perbedaan sebagai fungsi dari konsentrasi latar belakang pengotor
untuk Al dan n + -polysilicon gerbang.
Gambar. 29 (a) Energi diagram band logam terisolasi dan semikonduktor terisolasi dengan
lapisan oksida antara mereka. (B) Energi diagram band dioda MOS dalam kesetimbangan
termal.
mereka (Gbr. 29a). Dalam situasi terisolasi ini, semua band yang datar; ini adalah kondisi
Band flat-. Seperti yang ditunjukkan pada gambar, qΦm lebih kecil dari qΦs, q perbedaan
merekaΦs adalah negatif dan besarnya sama dengan VFB tegangan:
di mana VFB disebut tegangan datar-band. Pada kesetimbangan termal, tingkat Fermi harus
konstan dan tingkat vakum harus kontinu. Untuk mengakomodasi perbedaan fungsi kerja,
band semikonduktor membungkuk seperti ditunjukkan pada Gambar. 29b. Dengan demikian,
logam bermuatan positif dan permukaan semikonduktor bermuatan negatif pada
kesetimbangan termal. Jelas bahwa untuk mencapai kondisi ideal datar-band dari Gambar.
22, kita harus menerapkan tegangan sama dengan fungsi kerja perbedaan q (Φs - Φm), dan
berkorespondensi ini persis dengan situasi ditunjukkan pada Gambar. 29a, di mana kita harus
menerapkan VFB tegangan negatif dengan logam (VFB =Φms)
Antarmuka Perangkap dan Oksida Mengisi Selain perbedaan fungsi kerja, keseimbangan
MOS dioda dipengaruhi oleh biaya dalam oksida dan perangkap pada antarmuka Si-SiO2.
Klasifikasi dasar perangkap tersebut dan biaya yang ditunjukkan pada Gambar. 30. Mereka
adalah biaya antarmuka-terperangkap, biaya-oksida tetap, biaya oksida-terperangkap dan
mobile ionik charge.11
biaya antarmuka-terjebak QIT yang karena sifat antarmuka Si-SiO2 dan tergantung pada
komposisi kimia dari interface ini. Perangkap terletak pada antarmuka Si-SiO2 dengan
keadaan energi di celah pita silikon dilarang. Antarmuka kepadatan perangkap (yaitu, jumlah
perangkap antarmuka per satuan luas) tergantung orientasi. Dalam <100> orientasi,
kepadatan antarmuka perangkap adalah tentang urutan besarnya lebih kecil dari yang di
<111>. Hadir hari dioda MOS dengan silikon dioksida tumbuh termal pada silikon memiliki
sebagian besar biaya antarmuka terjebak dinetralkan oleh low.temperature (450 ° C) hidrogen
anil. Nilai QIT untuk <100> silikon berorientasi dapat serendah 1010 cm-2, yang berjumlah
sekitar satu tuduhan antarmuka-terjebak per 105 atom permukaan. Untuk <111> silikon
berorientasi, QIT sekitar 1011 cm-2.
Tetap-oksida chatge Qf terletak di sekitar 30 Å dari antarmuka Si-SiO2. Biaya ini adalah
tetap dan tidak dapat dibebankan atau habis lebih variasi luas ψs potensial permukaan.
Umumnya, Qf positif dan tergantung pada kondisi oksidasi dan anil dan orientasi silikon. Ia
telah mengemukakan bahwa ketika oksidasi dihentikan, beberapa silikon ionik yang tersisa
dekat
Gambar. 31 Pengaruh biaya lembar dalam oxide.10 (a) Kondisi untuk VG = 0. (b) kondisi
datar-band.
Untuk mencapai kondisi datar-band (yaitu, tidak ada biaya diinduksi dalam
semikonduktor), kita harus menerapkan tegangan negatif dengan logam, seperti ditunjukkan
pada Gambar. Llb. Sebagai tegangan meningkat negatif, biaya lebih negatif diletakkan pada
logam dan dengan demikian listrik-bidang pergeseran dis tribution ke bawah sampai medan
listrik pada permukaan semikonduktor adalah nol. Di bawah kondisi ini pada area yang
terdapat di bawah berkorespondensi distribusi listrik-lapangan ke VFB tegangan datar-band:
(72)
Tegangan datar-band demikian tergantung pada kedua kepadatan muatan lembar Qo dan
xo lokasi dalam oksida. Bila daya lembar terletak sangat dekat dengan logam- yaitu, jika x0 =
0-akan menginduksi ada biaya dalam silikon dan karena itu tidak berpengaruh pada tegangan
datar-band. Di sisi lain, ketika xo terletak sangat dekat dengan semikonduktor-xo = d, (seperti
biaya-oksida tetap Qf) -itu akan memberikan pengaruh maksimal dan menimbulkan tegangan
datar-band
(73)
Untuk kasus yang lebih umum dari distribusi muatan ruang sewenang-wenang dalam
oksida, tegangan datar-band diberikan oleh ekspresi mirip dengan Persamaan. 72:
(74)
di mana ρ (x) adalah densitas muatan volume di oksida. Setelah kita tahu ρot (x), volume
kepadatan biaya untuk biaya oksida-terperangkap, dan ρm (x), kerapatan muatan volume
untuk biaya ionik ponsel, kita bisa memperoleh QoT dan Qm kontribusi mereka sesuai
dengan tegangan Band flat-:
(75A)
(75B)
Jika nilai fungsi kerja perbedaan q, tidak nol dan jika nilai Qf, Qm, QoT yang signifikan
(assumsing antarmuka perangkap diabaikan), kurva kapasitansi-tegangan eksperimental akan
bergeser dari yang ideal kurva teoritis dengan jumlah yang
(76)
Gambar. 32 Pengaruh biaya oksida tetap dan perangkap antarmuka pada karakteristik CV
dari dioda MOS.
Kurva berlabel (a) pada Gambar. 32 menunjukkan sebuah karakteristik yang ideal CV dari
dioda MOS. Karena non zero Φms, Qf, Qm, atau Qot, kurva CV akan bergeser oleh sebuah
gunung yang diberikan oleh Persamaan. 76. Pergeseran paralel ini dari kurva CV adalah
illustrated dalam kurva (b). jika, di samping itu, ada sejumlah besar biaya antarmuka-traped,
biaya dalam perangkap antarmuka akan bervariasi dengan notential permukaan. Kurva CV
akan dipindahkan oleh jumlah yang dengan sendirinya berubah dengan potensi permukaan.
Oleh karena itu, kurva (c) terdistorsi serta bergeser karena biaya antarmuka-terperangkap.
n+ daerah, sumber dan tiriskan, terbentuk. Kontak logam pada oksida disebut pintu gerbang.
polysilicon doping berat atau kombinasi dari silisida (misalnya MoSi2) dan polysilicon juga
dapat digunakan sebagai pintu gerbang elektroda. Parameter perangkat dasar adalah panjang
saluran L, yang merupakan jarak antara kedua metalurgi n + p persimpangan; saluran lebar Z;
ketebalan oksida d; kedalaman junction rj; dan substrat doping NA. Perhatikan bahwa bagian
sentral dari berkorespondensi perangkat ke MOS dioda dibahas dalam Bagian 5.4.
Kontak sumber akan digunakan sebagai acuan tegangan di seluruh bagian ini. Bila tidak
ada tegangan diterapkan ke pintu gerbang, elektroda sumber-ke-drain sesuai dengan dua
persimpangan pn terhubung kembali ke belakang. Satu-satunya saat ini yang dapat mengalir
dari sumber ke drain adalah kebocoran arus sebaliknya. Ketika kita menerapkan bias positif
yang cukup besar ke pintu gerbang, struktur MOS sentral terbalik sehingga lapisan inversi
permukaan (atau saluran) terbentuk antara dua n + -regions. Sumber dan tiriskan kemudian
dihubungkan dengan permukaan conducting- n-channel melalui mana arus yang besar dapat
mengalir. Konduktansi dari saluran ini dapat diatur dengan memvariasikan tegangan gerbang.
Kontak back-permukaan (atau kontak substrat) bisa di tegangan referensi atau reversebiased;
tegangan back-permukaan juga akan mempengaruhi saluran konduktansi.
Sekarang kita akan menyajikan sebuah diskusi qualitive dari MOSFET operasi. Mari kita
mempertimbangkan bahwa tegangan diterapkan ke pintu gerbang, menyebabkan inversi pada
permukaan semikonduktor (Gbr. 35a). Jika tegangan drain kecil diterapkan, elektron akan
mengalir dari sumber ke drain (yang sesuai saat ini akan mengalir dari drain ke sumber)
melalui saluran budidaya. Dengan demikian, saluran bertindak sebagai resistance, dan arus
drain ID sebanding dengan tegangan saluran. Ini adalah daerah linier seperti yang
ditunjukkan oleh garis konstan-resistor dalam diagram tangan kanan dari Gambar. 35a.
Ketika tegangan drain meningkat, akhirnya mencapai titik di mana lebar xi lapisan
inversi di y = L dikurangi menjadi nol; ini disebut titik pinch-off (Gbr. 35b). Di luar titik
pinch-off, drain sisa-sisa arus dasarnya sama, karena untuk VD> Vdsat, pada titik P tegangan
Vdsat tetap sama. Dengan demikian, jumlah operator tiba di titik P dari sumber, dan
karenanya arus yang mengalir dari drain ke sumber, tetap sama. Perubahan utama adalah
penurunan L dengan nilai L' ditunjukkan pada Gambar. 35 c. Injeksi pembawa dari P ke
dalam wilayah penipisan menguras cukup mirip dengan injeksi pembawa dari emitor-basis
persimpangan ke wilayah penipisan kolektor dasar- dari transistor bipolar. Perhatikan bahwa
kurva IV yang dihasilkan sangat mirip dengan yang untuk JFET.
Sekarang kita akan memperoleh karakteristik MOSFET dasar di bawah kondisi ideal
sebagai berikut: (1) Struktur gerbang berkorespondensi ke ideal MOS dioda sebagaimana
didefinisikan dalam Bagian 5.4, yaitu, tidak ada antarmuka perangkap, biaya-oksida tetap,
atau perbedaan fungsi kerja . (2) Hanya saat hanyut akan dipertimbangkan. (3) Pengangkut
mobilitas dalam lapisan inversi adalah konstan. (4) Doping dalam saluran seragam. (5)
reverse-kebocoran arus diabaikan kecil. (6) Bidang transversal (Ƹx, di x-arah, ditunjukkan
pada Gambar. 34, yang tegak lurus terhadap aliran arus) di saluran tersebut jauh lebih besar
daripada bidang membujur (Ƹy, di y-arah, yang secara paralel dengan aliran arus). Kondisi
terakhir disebut bertahap-channel pendekatan dan umumnya berlaku untuk MOSFET lama-
channel.
Gambar. 35 Operasi dari MOSFET dan karakteristik output IV. (A) Rendah tegangan
drain. (B) Onset kejenuhan. Titik P menunjukkan titik pinch-off. saturasi (c) Beyond.
Gambar 36a menunjukkan MOSFET beroperasi di daerah linier. Di bawah kondisi ideal
di atas, total muatan diinduksi dalam semikonduktor per satuan luas, Qs, pada jarak y dari
sumber yang. ditunjukkan pada Gambar. 36b, yang merupakan bagian tengah diperbesar dari
Gambar. 36a. Qs diberikan dari pers. 65 dan 66 oleh
(77)
mana ψs (y) adalah potensi permukaan pada y dan C0 = ɛox / d adalah kapasitansi
gerbang per satuan luas. Muatan dalam lapisan inversi diberikan oleh pers. 56 dan 77:
(78)
The ψs potensial permukaan (y) di inversi dapat didekati dengan 2ψb + V (y), dimana V (y)
seperti ditunjukkan pada Gambar. 36c adalah reverse bias antara y titik dan elektroda sumber
(yang diasumsikan membumi ). Muatan dalam wilayah penipisan permukaan QSC (y)
diberikan sebelumnya sebagai
(79)
Mengganti Persamaan. 79 di Persamaan. 78 hasil
(80)
Konduktivitas saluran pada posisi y dapat didekati dengan
(81)
Untuk mobilitas konstan konduktansi saluran kemudian diberikan oleh
(82)
integral ......... qn (x) dx berkorespondensi dengan total muatan per satuan luas dalam lapisan
inversi dan karena itu sama dengan ........, atau
(83)
The channeI resistensi dari bagian dy unsur (Gbr. 36b) adalah
(84)
dan jatuh tegangan bagian unsur adalah
(85)
(86)
Gambar. 36 (a) MOSFET dioperasikan. di daerah linier. (B) Pembesaran pandangan wilayah
channel. (C) penurunan tegangan Tiriskan sepanjang saluran.
(87)
di mana VT adalah tegangan threshold yang diberikan sebelumnya pada Persamaan. 69:
(88)
(89)
(90)
Ketika tegangan drain meningkat ke titik sehingga muatan di lapisan inversi Qn (y) di y
= L beconies nol, jumlah elektron bergerak di saluran pembuangan berkurang drastis. titik ini,
disebut pinch-off, analog dengan titik pinch-off di JFET. Tegangan drain dan arus saluran
pada saat ini ditetapkan sebagai Vdsat dan IDsat masing-masing. Untuk menguras tegangan
lebih besar dari Vdsat. kita memiliki daerah saturasi. Kita bisa memperoleh nilai Vdsat dari
Persamaan. 80 di bawah kondisi Qn (L) = 0:
(91)
Dimana
Saturasi saat IDsat dapat diperoleh dengan (16) menggantikan Persamaan. 91 ke Persamaan.
86:
(92)
Sangat menarik untuk dicatat bahwa persamaan. 92 identik dengan Persamaan. 51 untuk
JFET, kecuali bahwa ketebalan oksida d menggantikan saluran kedalaman dan yang
menggantikan ɛox ɛs. Ambang tegangan VT di wilayah jenuh untuk doping substrat rendah
dan lapisan tipis oksida adalah sama dengan yang dari Persamaan. 88. Pada tingkat doping
yang lebih tinggi, VT menjadi VG tergantung. Untuk MOSFET ideal di daerah saturasi,
saluran konduktansi adalah nol, dan transkonduktansi dapat diperoleh dari Persamaan. 92:
(93)
Seperti dalam kasus JFET, gm di daerah saturasi sama dengan gD di wilayah Lincar.
(94)
Output saat ini
(95)
Dengan membiarkan .................
(96)
disebut subchreshold saat ini. Wilayah subthreshold sangat penting ketika MOSFET
digunakan sebagai tegangan rendah, perangkat low-power seperti uitch dalam logika dan
memori digital aplikasi, karena wilayah subthreshold menggambarkan bagaimana ternyata
saklar on dan off.
Di wilayah subthreshold, drain saat ini didominasi oleh difusi Alih-alih drift, dan
diturunkan dalam cara yang sama seperti arus kolektor pada transistor bipolar dengan basis
doping homogen. Jika kita mempertimbangkan MOSFET sebagai npn (sumber-substrat-
drain) transistor bipolar, kita memiliki
(97)
dimana A adalah saluran penampang aliran arus dan n (0) dan n (L) adalah kerapatan elektron
di saluran pada sumber dan drain, masing-masing (Gambar. 36b). densitices elektron ini
diberikan oleh Eg. 57a:
(98a)
(98b)
Dimana ψs, adalah potensi permukaan pada sumbernya. Mengganti Persamaan. 98 ke
Persamaan. 97 memberikan
(99)
The ψs potensi permukaan adalah sekitar VG - VT. Oleh karena itu, arus drain akan menurun
secara eksponensial ketika VG menjadi kurang dari VT:
(100)
Kurva diukur khas untuk wilayah subthreshold ditunjukkan pada Gambar 39. Catatan
ketergantungan eksponensial ID pada VG -. VT untuk VG <VT. Untuk mengurangi
subthreshold arus ke nilai diabaikan, kita harus bias MOSFET setengah-volt atau lebih di
bawah VT.
5.5.4 Jenis-jenis MOSFET
Pada dasarnya ada empat jenis MOSFET, tergantung pada jenis lapisan inversi. Jika, nol
gerbang bias, saluran konduktansi sangat rendah dan kita harus menerapkan tegangan positif
ke gerbang untuk membentuk n-channel, maka perangkat adalah (efihancement) n-channel
MOSFET biasanya-off. Jika n-channel ada di nol bias dan kita harus menerapkan tegangan
negatif ke gerbang ke operator menguras dalam saluran untuk mengurangi saluran
konduktansi, maka perangkat adalah normal-on (penipisan) n-channel MOSFET. Demikian
pula, kita memiliki p-channel biasanya-off (peningkatan) dan (penipisan) MOSFET biasanya-
on.
Perangkat lintas bagian, karakteristik output (yaitu, ID vs VD), dan karakteristik transfer
(Le., ID vs VD) dari empat jenis ditunjukkan pada Gambar. 40. Perhatikan bahwa untuk
normal-off n-channel perangkat, sebuah gerbang bias positif
lebih besar dari ambang tegangan VT harus diterapkan sebelum menguras arus besar
mengalir. Untuk perangkat biasanya-on n-channel, arus yang besar dapat mengalir di VG = 0,
dan saat ini dapat meningkat atau menurun dengan memvariasikan tegangan gerbang. Diskusi
ini dapat segera diperluas untuk perangkat p-channel dengan mengubah polaritas.
(101)
Gambar 41 menunjukkan tegangan ambang dihitung dari n-channel (VTN) dan p-
channel (VTP) MOSFET untuk dua ketebalan oksida sebagai fungsi doping substrat mereka
dan dengan asumsi n + -polysilicon gerbang dan Qf = 0. Nilai-nilai Фms yang diberikan
sebelumnya pada Gambar. 28. Untuk perangkat n-channel, Vtn negatif di dopings rendah dan
menjadi positif di dopings tinggi. Untuk perangkat p-channel, Vtn selalu negative.13
Untuk mengontrol tegangan ambang, salah satu yang paling alat berharga adalah ion
implantasi (lihat Bab 10). Hal ini dimungkinkan untuk mendapatkan kontrol dekat VT oleh
implantasi ion, karena jumlah yang sangat tepat pengotor dapat diperkenalkan. Gambar 42
mengilustrasikan hasil dari implantasi boron melalui gerbang oksida dari MOSFET n-channel
(dengan tipe-p substrat) sehingga puncak dosis implan terjadi pada antarmuka Si-SiO2.
Akseptor boron bermuatan negatif meningkatkan tingkat doping saluran. Akibatnya, VT
meningkat. Demikian pula, implan dangkal boron ke dalam MOSFET p-channel dapat
mengurangi VT
Gambar 41. Dihitung tegangan ambang n-channel (VTN) dan p-channel (VTP) MOSFET
sebagai concrentation fungsi, assumsing n + gerbang polysilicon dan nol charge.13 oksida
tetap
(103)
Jika kita plot konduktansi saluran terhadap VG, mencegat di berkorespondensi VG-axis
untuk tegangan ambang, Persamaan. 89. plot seperti ditunjukkan pada Gambar. 43 untuk
empat bias substrat yang berbeda. Sebagai besarnya substrat, bias VBS meningkat dari 1 V
sampai 16 V, tegangan ambang juga meningkat dari 1,25 V menjadi 3,25 V. Efek substrat
dapat digunakan untuk menaikkan tegangan ambang' dari perangkat tambahan marginal
(VT .. ..... 0) untuk nilai yang lebih besar.
(104a)
(104b)
tergantung, dan akhirnya saturasi kecepatan terjadi. Bahkan pada Ƹy sangat kecil, mobilitas
dalam saluran lebih rendah dari mobilitas dalam bulk. Á hasil diukur adalah shown.14 pada
Gambar. 44.the mobilitas untuk silikon massal dengan NA = 1015 cm-3 adalah 1500 cm2 /
Vs. Dalam MOSFET, transportasi pembawa terbatas dalam wilayah inversi sempit (lapisan
inversi adalah sekitar 10 sampai 100 Å), dan hamburan permukaan, ditampilkan dalam insert
Gambar. 44, menyebabkan beberapa pengurangan mobilitas. Mobilitas saluran rata-rata
adalah sekitar setengah dari mobilitas massal.
Gambar 45 menunjukkan drift kecepatan diukur dari elektron dalam perangkat n-channel
untuk sejumlah dipilih dari bidang melintang Ƹx sebagai fungsi dari bidang membujur Ƹy.
Pada rendah Ƹy (~ 103 V / cm), kecepatan gerak bervariasi secara linear dengan E; hasil ini
dalam mobilitas konstan. . The berkorespondensi mobilitas-bidang rendah dengan yang
ditunjukkan pada Gambar 44. Sebagai Ƹy meningkat, kecepatan gerak cenderung meningkat
lebih lambat; dan ketika Ƹy mencapai 105 V / cm, kecepatan gerak mendekati kecepatan
saturasi vs = 9x 106 cm / s.
Drain saat IDsat adalah jumlah operator kali kecepatan mereka, dikalikan dengan g. Jika
v = vs, kita memiliki
(105)
di mana xi, adalah lebar lapisan inversi. integral sama dengan biaya inversi per satuan luas
Qn. Pada akhir sumber saluran, ini biaya bisa bc dinyatakan sebagai (VG - VT) C0. Oleh
karena itu, Persamaan. 105 menjadi
(106)
(108)
Masalah
Untuk MOS n-channel dengan Z = 30 m, L = 1 m, m = 750 cm2 / Vs, C0 = 1.5x10-7
F / cm2, dan VT = 1 V, menemukan IDsat untuk VG diterapkan dari 5 V untuk kasus
lama-channel. Apa IDsat di kejenuhan kecepatan? Juga, menemukan transconductances
untuk masing-masing kasus.
Larutan
Untuk kasus lama-channel
(109)
(110)
Untuk Pers. 106, 108, 109, dan 110, jumlah fisik skala sebagai berikut:
(111a)
(111B)
The switching power Pac dan dc listrik Pdc sedang skala sebagai
dan
(112b)
Energi switching skala sebagai
(113)
Oleh karena itu, sebagai perangkat diperkecil, semua kecuali satu dari variabel-variabel
ini berubah positif. Kecepatan operasi meningkat, kepadatan komponen meningkat, dan
kerapatan daya sisa-sisa konstan. Namun, kepadatan arus meningkat dengan faktor skala.
konduktor logam memiliki batas kepadatan arus atas dikenakan oleh electromigration,
pergerakan atom dari satu. tempat lain di bawah intuence kekuatan listrik. Efek ini membatasi
maksimum kerapatan arus untuk konduktor aluminium untuk sekitar 105 A / cm2.
Gambar 46 menunjukkan perangkat tradisional besar (kanan insert), yang scaled- bawah
perangkat (lefn tangan insert), dan characteristies output yang sesuai mereka. Perhatikan
bahwa tegangan ambang juga diperkecil dengan faktor yang sama.
Gambar. Skala 46 MOSFET dengan konstan skala factor.15
Pendekatan skala lain ditunjukkan pada Gambar. 47, di mana Lmin diplot terhadap γ
parameter. Di sini, Lmin adalah panjang saluran minimum yang perilaku saluran panjang
dapat diamati, dan γ diberikan oleh rjd (Ws + WD) 2 di mana rj kedalaman junction (di pM),
d adalah ketebalan oksida (di Å), dan Ws + WD adalah jumlah dari sumber dan lebar
penipisan lapisan saluran (di pM) seperti yang diberikan oleh Persamaan. 104, Hasil pada
Gambar, 47, yang diperoleh dari studi eksperimental yang luas dan simulasi komputer dua
dimensi, dapat dinyatakan oleh equation16 empiris.
Lmin = 0.4 [rjd(Ws + WD)2]1/3 = 0.4γ1/3
(114)
REFERENSI
REFERENCES
1. S. M. Sze, Physics of Semiconductor Devices, 2nd ed., Wiley, New York, 1981.
2. A. M. Cowley and S. M. Sze, "Surface States and Barrier Height of Mcial
Semiconductor System."J. Appl. Phys. 36, 3212 (1965).
3. CR. Crowell, J. C. Sarace, and S. M. Sze, "Tungsten-Semiconductor Schottky- Barrier
Diodes," Trant. Met. Soc. XIME, 233, 478 (1965).
4. V. L. Rideout, "A Review of the Theory, Technology and Applications of Metal-
Semiconductor Rectiflers," Thin Solid Films, 48, 261 (1978).
5. W. Shockley, "A Unipolar Field-Effect Transistor," Proc. IRE, 40, 1365 (1952).
6. C. A. Mead, "Schottky Barrier Gate Field-Effect Transistor," Proc. IEEE, 54, 307
(1966).
7. J. Barnard, H. Ohno, C. E. C. Wood, and L. F. Eastman, "Double Heterostructure
GalnAs MESFET with Submicron Gates," IEEE Electron Device Lett., EDL-I, 174
(1980).
8. T. Mimura, K. Joshin, S. Hiyamizu, K. Hikosala and M. Abe, Jpn. J. Appl. Phys., 20,
L598 (1981).
9. E. H. Nicollian and J. R. Brews, MOS Physies and Technology, Wiley, New York, 1982
10. A. S. Grove, Physics and Technology of Semiconductor Devices, Wiley, New York, 1967
11. B. E Deal, "Standardized Terminology for Oxide Charge Associated with Thermally
Oridized Silicon," IEEE Trans. Electron Devices, ED-27, 606 (1980).
12. D. Kahng and M. M. Atalla, "Silicon-Silicon Dioxide Field Induced Surface Dev- ices,"
IRE Solid State Device Res. Conf., Pittsburgh, Pa., 1960. D. Kahng, "A Historical
Perspective on the Development of MOS Transistors and Related Dev- ices," IEEE Trans
Electron Devices, ED-23, 655 (1976).
13. LC. Parrillo, "VLSI Process Integration," in S. M. Sze, Ed., VLSI Technology. McGraw-
Hill, New York, 1983.
14. J. A. Cooper and D. F. Nelson, "High-Field Drin Velocity of Electrons at the Si- SiO,
Interface as Determined by a Time-of-Flight Technique," J. Appl. Phys, 54, 1445 (1983).
15. R H. Dennard, F. H. Gaensslen, H. Yu, V. L. Rideout, E. Bassons, and A. R. LeBlance,
"Design of lon Implanted MÓSFET's with Very Small Physical Dimen- sions," IEEEJ.
Sold State Circults, SC9, 256 (1974).
16. J'R. Brews, W. Fichtner, E. H. Nicollain, and S. M. Sze, "Generalized Guide for
MOSFET Miniaturization," IEEE Electron Devices Lett., EDL-I, 2 (1980).
17. W, Fichtner, E. N. Fuls, R. L. Johnston, R. K. Wats, and W. W. Weick, "Optim- ized
MOSFETS with Subquartermieron Channel Length," IEEE In. Electron Devices Meeting
Digest (1983). p. 384.
MASALAH
1. (A) Cari konsentrasi donor dan tinggi penghalang dari W-GaAs Schottky barrier diode
sliown pada Gambar. 5. (b) Bandingkan ketinggian penghalang dengan yang diperoleh
dari kejenuhan kepadatan arus 5 x 10-7A / cm2 ditampilkan di Gambar. 7. (c) Untuk bias
terbalik -1 V, menghitung penipisan lapisan lebar W, bidang maksimum, dan kapasitansi.
2. Cari rasio lubang untuk saat elektron untuk dioda Au-Si Schottky dengan tinggi
penghalang dari 0,8 V. silikon adalah 1 Ω-cm, tipe-n. dengan Tp = 100μdan μp = 400
cm2 / Vs.
3. Kontak ohmik memiliki luas 10-5 cm2 dan resistansi kontak spesifik 10-6Ω-cm2.
Kontak ohmik terbentuk dalam silikon tipe-n. Jika ND = 5x1019 cm-3, danΦBn = 0,8 V
dan elektron massa efektif adalah 0.26mo, menemukan jatuh tegangan kontak ketika arus
maju dari 1 A mengalir melalui itu.
4. N-channel GaAs MESFET ditunjukkan pada Gambar. 17, dengan ΦBn = 0,9 V, ND =
1017 cm-3, a = 0,2 μm, L = 1 m, dan Z = 10 μm. (A) Ini adalah perangkat tambahan atau
modus penipisan perangkat? (B) Tentukan tegangan ambang. (C) Tentukan arus saturasi
di VG = 0. (d) Hitung frekuensi cutoff.
5. (A) Plot kurva yang ideal CV dari dioda Si-SiO2 MOS pada 300 K dengan d = 300 Å,
NA = 5x1015 cm-3, dan area pelat logam dari 5x10-4 cm2. (B) Jika fungsi kerja logam
adalah 3EV, qx = 4.05 eV, Qf / q = 1011 cm-2. Qm / q = 110 cm-2, QoT / q = 5x1010
cm-1, dan QIT = 0, merencanakan kurva CV yang sesuai.
6. Untuk ideal Si = SiO2 MOS dioda dengan d = 300SEBUAH dan NA = 5x1015 cm-3,
menemukan tegangan terapan dan medan listrik pada antarmuka diperlukan (a) untuk
membuat intrinsik permukaan silikon dan (b) untuk membawa tentang inversi kuat.
7. Turunkan IV karakteristik MOSFET dengan drain dan gerbang terhubung bersama-sama
dan sumber dan substrat membumi. Bisa satu mendapatkan tegangan ambang dari
karakteristik ini?
8. Pertimbangkan MOSFET panjang-channel dengan L. = 3 μm, Z = 21 μm, NA = 5x1015
cm-3, Co = 1.5x10-7 F / cm2, dan VT = 1,5 V. Cari Vdsat untuk VG = 4 V. Jika faktor
skala konstan digunakan untuk mengurangi panjang saluran untuk 1μm, menemukan
parameter skala-down berikut: Z, Co, IDsat, dan ft.
9. Desain MOSFET submikron dengan panjang gerbang 0,75 μm. (Panjang gerbang adalah
panjang saluran ditambah dua kali kedalaman junction.) Jika kedalaman persimpangan
adalah 0,2μm, ketebalan gerbang oksida adalah 200 SEBUAH, Dan tegangan drain
maksimum dibatasi sampai 2,5 V, menemukan doping saluran yang diperlukan agar
MOSFET dapat mempertahankan karakteristik panjang-channel-nya.
10. Untuk MOSFET submikron ditunjukkan pada Gambar. 48, (a) menemukan konduktansi
saluran untuk VG = 2 V dan 0,5 V <VD <1 V, (b) menemukan transkonduktansi untuk
VD = 0,75 V dan 2V <VG <2,5 V, (c) menjelaskan mengapa saat ini tidak noi bervariasi
sebagai (VG - VT) 2, dan (d) memperkirakan kecepatan kejenuhan dari
transkonduktansi.