LAPORAN MATERI ELEKTRONIKA LANJUT

TRANSISTOR EFEK MEDAN

Dosen : Ir. Subandi ST. MT

Disusun Oleh :

Nama : Syarif Maulana [ 171041019 ]

Jurusan : Teknik Elektro

JURUSAN TEKNIK ELEKTRO

FAKULTAS TEKNOLOGI INDUSTRI
INSTITUT SAINS & TEKNOLGI AKPRIND
YOGYAKARTA
2018
1.1 Transisitor Efek Medan

Transistor efek–medan (FET) adalah salah satu jenis transistor menggunakan

medan listrik untuk mengendalikan konduktifitas suatu kanal dari jenis pembawa
muatan tunggal dalam bahan semikonduktor. FET kadang-kadang disebut sebagai
transistor ekakutub untuk membedakan operasi pembawa muatan tunggal yang
dilakukannya dengan operasi dua pembawa muatan pada transistor dwikutub (BJT).
Transistor efek–medan diciptakan oleh Julius Edgar Lilienfeld pada tahun 1925 dan
oleh Oskar Heil pada tahun 1934, tetapi peranti praktis tidak dibuat secara massal
hingga tahun 1990-an. Semua FET mempunyai sebuah saluran gerbang (gate), cerat
(drain) dan sumber (source) yang kira-kira sama dengan basis, kolektor dan emitor
pada BJT. Selain JFET, semua FET juga mempunyai saluran keempat yang
dinamakan badan, dasar atau substrat. Saluran keempat ini melayani kegunaan teknis
dalam pemanjaran transistor kedalam titik operasi. Terminal ini sangat jarang
digunakan pada desain sirkuit, tetapi keberadaannya penting saat merancang penataan
sirkuit terpadu.
1.2 Klasifikasi Dasar Transistor Efek Medan
Transistor efek medan adalah komponen semikonduktor yang memiliki
prinsip kerja tegangan masukan mengendalikan arus keluaran. Secara umum
komponen ini terbagi menjadi dua yaitu N-Channel dan P-Channel. Tetapi
berdasarkan teknologi pembuatannya komponen ini juga terbagi menjadi dua yaitu
Junction Field Effect Transistor (JFET) dan Metal Oxyde Semiconductor Field Effect
Transistor (MOSFET). Gambar 2.1 di bawah ini menunjukkan bagan klasifikasi dasar
dari keluarga FET.
 Gambar 2.1
(Klasifikasi Dasar Kluarga FET)
1.3 Struktur Transistor Efek Medan Persambungan (JFET)
Transistor (JFET) adalah komponen yang terkendali arus dimana arus basis
yang kecil mengandalikan arus kolektor yang besar. Sedangkan transistor efek medan
adalah komponen yang terkendali tegangan, dimana tegangan pada terminal gate
mengendalikan arus yang besar yang mangalir melalui komponen tersebut. Keduanya
(transistor dan FET) dapat digunakan pada amplifier dan juga pada rangkaian
switching. Transistor efek medan adalah sebuah komponen semikonduktor yang
kerjanya berbeda dengan transistor bipolar. Komponen ini berupa sebuah saluran
semikonduktor baik tipe N maupun tipe P yang dihubungkan dengan dua terminal
yang disebut sebagai sumber (source) dan pengurasan (drain). Konduktivitas saluran
ini dapat dikendalikan melalui medan listrik, yang ditimbulkan dengan menerapkan
tegangan listrik pada kaki ketiga dari FET yaitu gerbang (gate). Dalam sebuah
junction FET (JFET) gate membentuk sebuah junction PN dengan saluran.
Menunjukkan struktur dasar JFET N-Channel. Penghantar dihubungkan
dengan ujung-ujung saluran (N-Channel). Kaki sumber ada di ujung bawah saluran
dan kaki pengurasan ada di ujung atas saluran. Saluran ini adalah konduktor, karena
N-Channel maka pembawa mayoritasnya adalah elektron bebas. Sedangkan pada P-
Channel maka pembawa mayoritasnya adalah hole. Bila tidak ada tegangan luar maka
baik N-Channel maupun P-Channel dapat menghantarkan listrik pada kedua arahnya.
Dengan kata lain JFET adalah komponen Normally ON. Gambar dibawah
memperlihatkan struktur dasar JFET P-Channel.

1.4 Prinsip Kerja

Prinsip kerjanya adalah seperti berikut ini. Lebar saluran yang identik dengan
kemampuan menghantar arus dari saluran ini dikendalikan dengan tegangan gate. Jika
tidak ada tegangan gate, konduktivitas saluran adalah maksimum. Bila tegangan bias
balik diterapkan pada gate maka saluran akan menyempit dan konduktivitas menurun.
Lebar saluran dan juga resistansi saluran dikendalikan dengan memvariasikan
tegangan gate, sehingga dapat mengendalikan arus drain (ID) yang besar. Prinsip
kerja seperti ini ditunjukkan pada gambar 2.3. Simbol skematik komponen JFET N-
Channel dan JFET P-Channel ditunjukkan pada gambar 2.4 (a) dan (b).

Gambar 2.4
(Simbol JFET N-Chanel dan P-Chanel)
2.3. Karakteristik JFET
2.3.1. Kurva Karakteristik Drain
Kurva karakteristik drain menyatakan besar arus drain (ID) yang terjadi
terhadap tegangan drain-source (VDS). Kurva yang terjadi mirip dengan kurva
kolektor dari transistor bipolar, hanya variabel pengendalinya yang berbeda yaitu
tegangan gate. Pada saat tegangan gate 0V, jika VDD ditambah (VDS juga ikut
bertambah), ID akan bertambah sebanding dengan pertambahan tegangan VDS. Pada
daerah ini hanya resistansi channel yang berpengaruh. Besarnya resistansi saluran ini
dapat diubah dengan memberi tegangan pada gate, sehingga JFET biasa disebut juga
sebagai resistor terkendali tegangan. Setelah mencapai nilai tegangan tertentu
pertambahan arus berhenti dan ID menjadi konstan meskipun tegangan VDS terus
ditambah. Tegangan pada saat arus berhenti bertambah (titik B) dinamakan tegangan
Pinch-Off (VP). Apabila tegangan ini ditambah terus maka pada suatu saat ID akan
mulai bertambah dengan sangat cepat dengan sedikit pertambahan tegangan VDS.
Keadaan ini dinamakan breakdown (dadal). Biasanya JFET beroperasi pada daerah
arus tetap. Rangkaian untuk memperoleh karakteristik JFET ditunjukkan pada
gambar 2.5 (a) sedangkan kurva karakteristik Drain ditunjukkan pada gambar 2.5 (b).

Gambar 2.5 (a) Rangkaian bias untuk menggambar karakteristik JFET

(b) Karakteristik arus Drain terhadap tegangan VDS.
 Apabila gate diberi tegangan (bias balik/negatif), maka nilai konstan arus
drain ID akan berkurang. Semakin negatif tegangan gate arus drain akan semakin
berkurang, sehingga suatu saat akan tercapai harga tegangan dimana arus drain
menjadi nol. Tegangan VGS yang menyebabkan arus drain menjadi nol disebut
tegangan Cut-Off (VGS(off)). JFET harus dioperasikan pada daerah antara VGS = 0
dan VGS(off). Pada JFET VGS(off) dan VP selalu sama besarnya, hanya tandanya
yang berbeda. Dalam lembaran data biasanya hanya mencantumkan salah satu antara
VGS(off) atau VP.
Contoh 1:
JFET pada gambar 2.5 (a) memiliki VGS(off) = -4V dan IDSS = 12 mA. Tentukan
nilai minimum dari tegangan VDD yang dapat menempatkan FET pada daerah arus
konstan, jika RD = 560 Ω dan VGS = 0 !
Penyelesaian :
Karena VGS(off) = -4 V, maka VP = 4V, yang merupakan juga nilai minimum dari
VDS agar FET bekerja memiliki arus yang konstan.
Dengan VGS = 0, maka arus konstannya adalah IDSS = 12 mA.
Tegangan yang ada pada RD akan sama dengan
VRD = (12mA)(560Ω) = 6,7 V
Dengan demikian tegangan VDD harus sama dengan
VDD = VDS + VRD = 4V + 6,7V = 10,7 V
Nilai tegangan ini adalah nilai minimum VDD untuk membuat VDS = VP dan
menempatkan FET pada daerah arus konstan.
2.3.2. Kurva Transkonduktansi JFET
Karakteristik transkonduktansi JFET berhubungan langsung dengan
karakteristik drain. Keduanya memiliki sumbu Y yang sama yaitu arus drain (ID),
seperti ditunjukkan pada gambar 2.6. Kurva ini tidak berupa garis lurus, yang
menyatakan bahwa hubungan antara arus keluaran dan tegangan masukan tidak linier.
Jadi transkonduktansi adalah kurva yang menunjukkan perbandingan antara arus
drain (ID) dengan tegangan gate-source (VGS).
Transkonduktansi adalah besaran AC, sehingga nilainya berbeda untuk setiap titik
kurva, dan bisa dihitung dengan perubahan kecil pada arus drain (ID) dibagi dengan
perubahan kecil pada tegangan gate-source (VGS)

2.3.3. Resistansi dan Kapasitansi Input

JFET beroperasi dengan tegangan bias balik pada gate-source, sehingga
resistansi input pada gate sangat tinggi. Resistansi input yang tinggi ini merupakan
keuntungan bagi JFET bila dibandingkan dengan transistor bipolar. Lembaran data
sering mencantumkan resistansi input JFET pada nilai arus balik gate yang
ditentukan, IGSS pada tegangan gate-source tertentu, sehingga resistansi input dapat
dihitung dengan persamaan di bawah ini

Sebagai contoh lembaran data JFET 2N5457 memberikan nilai maksimum dari VGS
= -15V adalah IGSS = -1nA pada suhu 250C, maka resistansi inputnya adalah ;
 Sementara itu kapasitansi input JFET, Ciss, lebih besar daripada kapasitansi
input pada transistor bipolar yang disebabkan oleh bias balik PN junction. Sebagai
contoh untuk JFET 2N5457 memiliki Ciss maksimum 7 pF untuk VGS = 0 V.
Contoh 2:
Lembaran data untuk JFET N-Channel MPF3821 menunjukkan nilai maksimum dari
IGSS = -0,1nA pada 250C untuk VGS = -30V dan nilai maksimum dari IGSS =
-100nA pada 1500C untuk VGS = -30V. Tentukan resistansi input minimum pada
250C !
Penyelesaian :
VS = IDRS = (5mA)(220Ω) = 1,1 V.
VD = VDD – IDRD = 10V – (5mA)(1KΩ) = 5 V.
Sehingga VDS = VD – VS = 5V – 1,1V = 3,9 V.
Dan VGS = VG – VS = 0 – 1,1V = -1,1V.

2.4. Metode Pembiasan JFET

2.4.1. Pembiasan sendiri (Self Biasing)
Membias JFET relatif mudah. Untuk menetapkan reverse bias bagi gate, dapat
dengan menggunakan cara pembiasan sendiri, seperti ditunjukkan pada gambar 2.7.
Gate dibias 0V dengan resistor RG yang dihubungkan dengan ground. Meskipun
akan terjadi arus bocor yang sangat kecil pada RG, akan tetapi dapat diasumsikan
bahwa tidak ada arus pada RG sehingga tidak ada tegangan jatuh pada RG.
Kegunaannya adalah untuk menetapkan agar tegangan gate 0V tanpa dipengaruhi
oleh sinyal ac yang akan diumpankan nantinya.
Untuk mendapatkan tegangan negatif pada gate dapat dibuat dengan
menerapkan tegangan positif pada source. Pada N-channel JFET dalam gambar 2.7,
ID akan menghasilkan sebuah tegangan jatuh pada RS, sehingga terminal source
menjadi positif terhadap ground. Karena VG = 0V dan VS = IDRS, maka tegangan
gate-source adalah :
VGS = VG – VS = 0 – IDRS sehingga VGS = -IDRS
Hasil ini menunjukkan bahwa tegangan gate-source adalah negatif, shingga
merupakan reverse bias. Tegangan drain terhadap ground ditentukan sebagai berikut :
VD = VDD - IDRD
Karena VS = IDRS, maka tegangan drain-source adalah :
VDS = VD - VS
VDS = VDD – ID (RD + RS)
Contoh 3 :
Tentukan tegangan VDS dan VGS pada gambar 2.8 jika diketahui nilai-nilai sebagai
berikut : VDD=10V, RD=1KΩ, RG=10MΩ dan RS=220Ω, dan arus drain yang
dihasilkan adalah 5mA!

Penyelesaian :
VS = IDRS = (5mA)(220Ω) = 1,1 V.
VD = VDD – IDRD = 10V – (5mA)(1KΩ) = 5 V.
Sehingga VDS = VD – VS = 5V – 1,1V = 3,9 V.
Dan VGS = VG – VS = 0 – 1,1V = -1,1V.

Gambar 2.7.
Rangkaian Pembiasan Sendiri (Self Biasing)
 Kurva transkonduktansi bisa digunakan untuk menentukan berapa nilai
resistansi untuk pembiasan sendiri (self biasing) RS. Misalnya kita memiliki JFET
MPF 3821 yang memiliki kurva transkonduktansi seperti pada gambar 2.8. Gambar
garis lurus mulai dari titik asal ke titik dimana VGS(off) = (-4V) dan dengan IDSS =
2,5 mA. Kemiringan garis ini digunakan untuk menentukan nilai RS yaitu nilai
mutlak dari VGS yang digunakan dalam perhitungan. Hasilnya adalah nilai R = 1,6 K
dengan toleransi 5% dapat digunakan. Atau kalau menggunakan resistansi dengan
toleransi 10% bisa menggunakan 1,5K. Titik potong antara garis
2.6 Irisan MOSFET tipe-n
Nama-nama saluran pada FET mengacu pada fungsinya. Saluran gerbang
dapat dianggap sebagai pengontrol buka-tutup dari gerbang sesungguhnya. Gerbang
ini mengizinkan elektron untuk mengalir atau mencegahnya dengan membuat dan
mengikangkan sebuah kanal di antara sumber dan cerat. Elektron mengalir dari
sumber menuju ke saluran cerat jika ada tegangan yang diberikan. Badan merupakan
seluruh semikonduktor dasar dimana gerbang, sumber dan cerat diletakkan. Biasanya
saluran badan disambungkan ke tegangan tertinggi atau terendah pada sirkuit,
tergantung pada tipenya. Saluran badan dan saluran sumber biasanya disambungkan
karena sumber biasanya disambungkan ke tegangan tertinggi atau terendah dari
sirkuit, tetapi ada beberapa penggunaan dari FET yang tidak seperti demikian, seperti
sirkuit gerbang transmisi dan kaskoda.
FET dapat dibuat dari beberapa semikonduktor, silikon menjadi yang paling
umum. FET pada umumnya dibuat dengan proses pembuatan semikonduktor
borongan, menggunakan lapik semikonduktor kristal tunggal sebagai daerah aktif,
atau kanal. Di antara bahan badan yang tidak lazim adalah amorphous silicon,
polycrystalline silicon dan OFET yang dibuat dari semikonduktor organik dan sering
menggunakan isolator gerbang dan elektrode organik.

2.7 Cara Kerja

 FET mengendalikan aliran elektron (atau lubang elektron pada FET kanal-p)
dari sumber ke cerat dengan mengubah besar dan bentuk dari sebuah kanal konduktif
yang dibentuk oleh adanya tegangan (atau kurangnya tegangan pada FET kanal-p)
yang dikenakan menyeberangi saluran gerbang dan sumber (untuk mempermudah
penjabaran, diasumsikan bahwa badan dan sumber disambungkan). Kanal konduktif
ini adalah jalur dimana elektron (atau lubang) mengalir dari sumber ke cerat. Dengan
menganggap sebuah peranti salur-n moda pemiskinan. Sebuah tegangan negatif
gerbang-ke-sumber menyebabkan daerah pemiskinan untuk bertambah lebar dan
menghalangi kanal dari kedua sisi, mempersempit kanal konduktif. Jika daerah
pemiskinan menutup kanal sepenuhnya, resistansi kanal dari sumber ke cerat menjadi
besar, dan FET dimatikan seperti sakelar yang terbuka. Sebaliknya, sebuah tegangan
positif gerbang-ke-sumber menambah lebar kanal dan memungkinkan elektron
mengalir dengan mudah. Sekarang menganggap sebuah peranti salur-n moda
pengayaan.
Sebuah tegangan positif gerbang-ke-sumber dibutuhkan untuk membuat kanal
konduktif karena ini tidak terdapat secara alami di dalam transistor. Tegangan positif
menarik elektron bebas pada badan menuju ke gerbang, membuat sebuah kanal
konduktif. Tetapi elektron yang cukup harus ditarik dekat ke gerbang untuk melawan
ion doping yang ditambahkan ke badan FET, ini membentuk sebuah daerah yang
bebas dari pembawa bergerak yang dinamakan daerah pemiskinan, dan fenomena ini
disebut sebagai tegangan tahan dari FET. Peningkatan tegangan gerbang-ke-sumber
yang lebih lanjut akan menarik lebih banyak lagi elektron menuju ke garbang yang
memungkinkannya untuk membuat sebuah kanal konduktif dari sumber ke cerat,
proses ini disebut pembalikan. Baik pada peranti moda pengayaan ataupun
pemiskinan, jika tegangan cerat-ke-sumber jauh lebih rendah dari tegangan gerbang-
ke-sumber, mengubah tegangan gerbang akan mengubah resistansi kanal, dan arus
cerat akan sebanding dengan tegangan cerat terhadap sumber. Pada moda ini, FET
berlaku seperti sebuah resistor variabel dan FET dikatakan beroperasi pada moda
linier atau moda ohmik[1][2] Jika tegangan cerat-ke-sumber meningkat, ini membuat
perubahan bentuk kanal yang signifikan dan taksimetrik dikarenakan gradien
tegangan dari sumber ke cerat. Bentuk dari daerah pembalikan menjadi kurus dekat
ujung cerat dari kanal. Jika tegangan cerat-ke-sumber ditingkatkan lebih lanjut, titik
kurus dari kanal mulai bergerak dari cerat menuju ke sumber.
Pada keadaan ini, FET dikatakan dalam moda penjenuhan,[3] beberapa orang
menyebutnya sebagai moda aktif, untuk menganalogikan dengan daerah operasi
transistor dwikutub.[4] Moda penjenuhan, atau daerah antara linier dan penjenuhan
digunakan jika diinginkan adanya penguatan. Daerah antara tersebut seringkali
dianggap sebagai bagian dari daerah linier, bahkan walaupun arus cerat tidak linier
dengan tegangan cerat. Bahkan jika kanal konduktif yang dibentuk oleh tegangan
gerbang-ke-sumber tidak lagi menghubungkan sumber ke cerat saat moda
penjenuhan, Pembawa muatan tidak dihalangi untuk mengalir. Dengan menganggap
peranti salur-n, sebuah daerah pemiskinan terdapat pada badan tipe-p, mengelilingi
kanal konduktif, daerah cerat dan daerah sumber. Elektron yang mencakupi kanal
bebas untuk bergerak keluar dari kanal melalui daerah pemiskinan jika ditarik ke
cerat oleh tegangan cerat-ke-sumber. Daerah pemiskinan ini bebas dari pembawa dan
memiliki resistansi seperti silikon. Penambahan apapun pada tegangan cerat-ke-
sumber akan menambah jarak dari cerat ke titik kurus, menambah resistansi
dikarenakan daerah pemiskinan sebanding dengan tegangan tegangan cerat-ke-
sumber. Perubahan yang sebanding ini menyebabkan arus cerat-ke-sumber untuk
tetap relatif tetap tak terpengaruh oleh perubahan tegangan cerat-ke-sumber dan
benar-benar berbeda dari operasi moda linier. Dengan demikian, pada moda
penjenuhan, FET lebih berlaku seperti sebuah sumber arus konstan daripada sebagai
sebuah resistor.
Kanal pada FET telah didoping untuk membuat baik semikonduktor tipe-n
maupun semikonduktor tipe-p. Pada FET moda pengayaan, cerat dan sumber dibuat
berbeda tipe dengan kanal, sedangkan pada FET moda pemiskinan dibuat setipe
dengan kanal. FET juga dibeda-bedakan berdasarkan metode pengisolasian di antara
gerbang dan kanal. Jenis-jenis dari FET adalah:
 MOSFET (Metal–Oxide–Semiconductor FET, FET Semikonduktor–Oksida–
Logam) menggunakan isolator (biasanya SiO2) di antara gerbang dan badan.
JFET (Junction FET, FET Pertemuan) menggunakan sambungan p-n yang dipanjar
terbalik untuk memisahkan gerbang dari badan.
MESFET (Metal–Semiconductor FET, FET Semikonduktor–Logam) menggantikan
sambungan p-n pada JFET dengan sawar Schottky, digunakan pada GaAs dan bahan
semikonduktor lainnya.
HEMT (High Electron Mobility Transistor, Transistor Pergerakan Elektron Tinggi),
juga disebut HFET (heterostructure FET, FET Struktur Campur). Material celah-
jalur-lebar yang dikurangi penuh membentuk isolasi antara gerbang dan badan.
IGBT (Insulated-Gate Bipolar Transistor, Transistor Dwikutub Gerbang-
Terisolasi) adalah peranti untuk pengendali daya tinggi. Ini mempunyai struktur mirip
sebuah MOSFET yang digandengkan dengan kanal konduksi utama yang mirip
transistor dwikutub. Ini sering digunakan pada tegangan operasi cerat-ke-sumber
antara 200-3000 V. MOSFET daya masih merupakan peranti pilihan utama untuk
tegangan cerat-ke-sumber antara 1-200 V.
FREDFET (Fast Reverse/Recovery Epitaxial Diode FET, FET Dioda Epitaksial
Cepat Balik/Pulih) adalah sebuah FET yang didesain khusus untuk memberikan
kecepatan pemulihan (pematian) yang sangat cepat dari dioda badan.
ISFET (Ion-Sensitive FET, FET Sensitif-Ion) digunakan untuk mengukur konsentrasi
ion pada larutan, ketika konsentrasi ion (seperti pH) berubah, arus yang mengalir
melalui transistor juga berubah.
DNAFET adalah FET khusus yang berfungsi sebagai sebuah biosensor, dengan
menggunakan gerbang yang dibuat dari molekul salah satu helai DNA untuk
mendeteksi helaian DNA yang cocok.
2.8 Pengunaan
FET yang paling sering digunakan adalah MOSFET. Teknologi proses CMOS
(complementary-symmetry metal oxide semiconductor) adalah dasar dari sirkuit
terpadu digital modern. Lapisan isolasi tipis antara gerbang dan kanal membuat FET
rawan terhadap kerusakan akibat pengosongan elektrostatik selama penanganan.
Biasanya ini bukanlah sebuah masalah setelah peranti terpasang. Pada FET, elektron
dapat mengalir pada kedua arah melalui kanal ketika dioperasikan pada moda linier,
dan konvensi penamaan antara saluran sumber dan saluran cerat agak merupakan
keputusan sendiri, karena peranti FET biasanya (tetapi tidak selalu) dibuat simetris
dari sumber ke cerat. Ini membuat FET cocok untuk mensakelarkan isyarat analog di
antara kedua arah (pemultipleks).
 Daftar Pustaka

^ C Galup-Montoro & Schneider MC (2007). MOSFET modeling for circuit analysis

and design. London/Singapore: World Scientific. p. 83. ISBN 981-256-810-7.
^ Norbert R Malik (1995). Electronic circuits: analysis, simulation, and design.
Englewood Cliffs, NJ: Prentice Hall. pp. 315–316. ISBN 0-02-374910-5.
^ RR Spencer & Ghausi MS (2001). Microelectronic circuits. Upper Saddle River NJ:
Pearson Education/Prentice-Hall. p. 102. ISBN 0-201-36183-3.
^ A. S. Sedra and K.C. Smith (2004). Microelectronic circuits (Fifth Edition ed.).
New York: Oxford. p. 552. ISBN 0-19-514251-9.
^ PR Gray, PJ Hurst, SH Lewis & RG Meyer (2001). Analysis and design of analog
integrated circuits (Fourth Edition ed.). New York: Wiley. pp. §1.5.2 p. 45. ISBN 0-
471-32168-0.
http://yadielektronika.blogspot.co.id/2014/01/transistor-efek-medan-fet.html?m=1