BAB I

SAKLAR TRANSISTOR

1.1. Pendahuluan
Saklar merupakan komponen rangkaian yang berfungsi untuk menghubungkan atau memutuskan
suatu hubungan dalam suatu rangkaian listrik. Menurut cara ini kerjanya saklar dibagi menjadi dua, yaitu
saklar manual dan saklar otomatis. Saklar yang digerakkan atau dioperasikan dengan tangan disebut saklar
manual. Sedangkan saklar yang dioperasikan secara elektronik disebut saklar otomatis.
Menurut hubungannya saklar dibagi dua, yaitu paralel/jajar dan seri/berurutan. Untuk lebih rinci
pembahasan tentang saklar menurut hubungannya akan dibahas dalam bab II yaitu gerbang elektronik.
Dalam hal ini akan kita bahas mengenai saklar transistor.

1.2. Transistor Sebagai Saklar

Penggunaan transistor sebagai saklar berarti kita mengoperasikan transistor pada titik sumbat (cut-off)
untuk saklar terbuka (open switch) dan pada titik jenuh (saturation) untuk saklar tertutup (close switch). Tetapi
tidak pada daerah aktif. Untuk mengetahui operasi transistor ini mari kita perhatikan gambar 1.1.

IC
VCC C C
RC IB >IB(saturation)

Vout VCC/RC
RB IB =IB(saturation)
Titik jenuh (saturation)
Hight Vin
Tr IB
Low Titik sumbat (cut-off)
Q daerah aktif
E E IB =0
(saturation) Vce
VCC
terbuka tertutup

(c)
(a) (b)

Gambar 1.1. Saklar transistor (a.) rangkaian saklar transistor (b) persamaan dengan saklar manual (c) garis beban dc transistor

Dari gambar 1.1. dapat kita mengoperasikan transistor pada keadaan tertutup atau pada keadaan
terbuka. Untuk mengoperasikan transistor pada keadaan tertutup maka arus basis (I B) harus sama dengan arus
basis saturation (IB(sat)). Untuk menentukan arus basis adalah :
V in − V BE
IB =
RB (1.1)
Jika arus basis (IB) lebih besar dari arus basis saturation (I B(sat)), maka transistor tetap pada titik jenuh
karena arus kolektor tidak dapat bertambah. Untuk mengoperasikan transistor pada keadaan terbuka maka arus
basis paling kecil harus sama dengan nol atau
IB = 0 (1.2)
Dari persamaan (1.1) berarti kita menentukan kerja transistor untuk kondisi tertutup dan dari
persamaan (1.2). kita menentukna kerja transistor untuk kondisi terbuka. Kondisi tertutup yaitu antara kolektor
dan emitor terjadi hubungan singkat, sedangkan kondisi terbuka yaitu antara kolektor dan emitor tidak terjadi
hubungan singkat. Untuk merancang suatu saklar transistor kita perlu memperhatikan aturan perencanangan
yaitu kejenuhan lunak lunak (soft saturation) dan kejenuhan (hard saturation).
Kejenuhan lunak adalah mengoperasikan transistor pada titik hampir jenuh. Kondisi ini berarti arus
basis hanya cukup unatuk mengoperasikan transistor pada titik atas dari garis beban dc. Dalam operasi
transistor sebagai saklar, kejenuhan lunak tidak dianjurkan.
Kejenuhan keras adalah mengoperasikan transistor pada titik jenuh dimana arus basis cukup untuk
mengoperasikan transistor pada titik jenuh dari semua harga dc.
Harga dc adalah
 IC
β dc=
IB (1.3)

Pedoman perancangan dari kejenuhan keras yaitu dengan perbandingan arus kolektor dan arus basis.
Perbandingan tersebut adalah 10:1, perbandingan ini karena hampir semua transistor silikon sinyal kecil
mempunyai dc lebih besar dari 10.

1.3. Perhitungan waktu pensaklaran pembalik transistor bipolar

Pada waktu kita memanfaatkan transistor sebagai saklar elektronik kita perlu mengetahui perubahan
keluaran terhadap masakan masukan. Kalau kita lihat gambar 1.1. diberi masukan berapa pulsa persegi empat
sebesar 5 V seperti gambar 1.2. maka tegangan keluaran akan berubah.
Mulau-mula tegangan masukan 0 V dan tegangan keluaran sebesar Vcc. Jika tegangan masukan berubah
dari tegangan rendah (0V) ke tegangan tinggi (5V) maka keluaran akan berubah pula. Perubahan tegangan
masukan dan tegangan keluaran terlihat seperti pada gambar 1.2.
5V

0V t3 tegangan masukan
t0
t1 t5
VCC 90% 90% tegangan keluaran

10% t4 10%
0V
t2
td tf ts tr

Gambar 1.2 toff Perubahan tegangan keluaran saat tegangan masukan berubah
ton

Saat terjadi perubahan tegangan masukan dari 0V ke 5V maka tegangan keluaran tidak serta-merta
berubah, tetapi tertunda beberapa saat karena arus perlua waktu untuk melintasi persambungan kolektor dan
emitor.
Waktu yang diperlukan arus untuk melintasi persambungan kolektor dan emitor dipengaruhi oleh 3
faktor, yaitu :
Suatu selang waktu yang diperlukan untuk mengisi muatan kapasitor transisi hubungan emitor, yang
dapat menyebabkan transistor berubah dari keadaan terpancung (cut-off) ke keadaan aktif.
Meskipun arus telah melewati hubungan emitor menuju basis, tetapi diperlukan waktu untuk
melintasi hubungan basis menuju kolektor dan disebut arus kolektor.
Diperlukan waktu untuk menaikkan arus kolektor menuju 10% dari harga maksimumnya. Karena
perubahan arus kolektor dan tegangan keluaran berlawanan maka kalau kita gambarkan perubahan tegagan
terhadap waktu terlihat seperti pada gambar 1.2.
Pada gambar 1.2. tampak ada 4 perubahan waktu, yaitu :
Dari to ke t1, yang disebut waktu tunda td
a. Dari t1 ke t2 yang disebut waktu turun tf
b. Dari t3 ke t4 yang disebut waktu penyimpanan ts
c. Dari t4 ke t5 yang disebut waktu naik tr
Marilah kita bahas masing-masing perubahan waktu tersebut.

Waktu tunda td = t1 – t0 (1.6)

Untuk menganalisa waktu tunda td, kita perlu mencermati daerah terpancung (cut-off) yaitu to ke t1.
Dengan menggunakan pengendalian muatan yang disederhanakan dan mengabaikan muatan maju QF maupun
muatan balik QR maka kita akan menganalisa daerah pengosongan kolektor QVE. Selama selang waktu to ke
t1, tegangan basis akan berubah menjadi tegangan basis-emitor yang menyebabkan VBE (on) menjadi aktif yaitu
bila semula VBE(t0) = 0V, maka VBE(on) menjadi aktif sebesar 0,7 V = VBE ( t1)
 Untuk tegangan yang melintasi persambungan kolektor, saat t0 besarnya adalah :
VBC(t0) = VBE (t0) – Vcc (1.7)
Saat t1 besarnya adalah :
VBC (t1) = VBE (t1) – Vcc (1.8)
Dengan demikian tegangan kolektor tak berubah dan tetap pada Vcc. Bila terjadi perubahan tegangan
pada persambungan maka akan menyebabkan perubahan muatan pada persambungan. Perubahan muatan ini
disebabkan oleh arus basis IB yang mengalir melewati tahanan basis RB dikarenakan tegangan masukan Vin.
Sehingga arus basis saat t0
V in −V BE(t 0 )
i B(t0) = RB (1.9)
dan saat t1
V in −V BE(t 1 )

i B(t1) = RB (1.10)
Untuk arus basis rata-rata saat t0 sampai t1 adalah :
i (t ) + i B (t 1 )
iB= B 0
2
(1.11)
Arus basis rata-rata iB (t) dapat disamakan dengan perubahan muatan persambungan
d
i B ( t )=
dt(QVE + QVC)
(1.12)
Untuk selisih muatan pada daerah pengosongan Emitor selama kurun waktu t 0 sampai t1 pada QVE
adalah:
ΔQVE =Q VE ( t 1 )−QVE (t 0 )
(1.13)
dan untuk selisih muatan pada daerah pengosongan kolektor selama kurun waktu t 0 sampai t1 pada QVC
adalah:
ΔQVC =Q VC (t 1 )−Q VC ( t 0 ) (1.14)
Kalau kita integrasikan persamaan (1.12) dengan t0 sampai t1 sebagai batasnya maka kita peroleh:
t1

∫ iB ( t ) dt =ΔQ VE + ΔQ VC
t0
=[Q VE ( t 1 )−Q VE ( t 0 ) ]+[QVC ( t 1 )−QVC ( t 0 ) (1.15)
Kalau kita hubungkan selisih muatan pada daerah pengosongan, bagi suatu tegangan tertentu dengan
kapasitas tak tergantung tegangan yang ekivalen Ceq maka kita peroleh untuk persambungan emitor
 QVE = Ceq  VBE (1.16)
dimana
 VBE = VBE (t1) – VBE (t0)
dan
( 1−me ) (1−me )
−C je 0 φe V BE (t1 ) V BE (t 0 )
C eq=
( ΔV BE )(1−me) [( 1−
φe ) ( − 1−
φe ) ] (1.17)
Ceq : Kapasitansi tak tergantung tegangan yang ekivalen
VBE : Selisih tegangan VBE
Cje0 : Kapasitansi pengosongan prategangan nol pada persambungan basis emitor
e : Potensial terpasang pada basis emitor
me : Koefisien pentahapan pada persambungan basis emitor

Sedangkan untuk persambungan kolektor.

QVC = Ceq VBC
 Dimana
VBC = VBC (t1) – VBC (t0)
( 1 − mc )
− C jc0 φ c V BC (t 1 ) V BC (t 0 ) ( 1 − mc)
Ceq=
( ΛV BC ) (1−mc) [( 1−
φc ) (
− 1−
φc ) ] (1.18)
VBC : Selisih tegangan VBC
Cjc0 : Kapasitansi pengosongan prategangan nol pada persambungan basis kolektor
c : Potensial terpasang pada basis kolektor
mc : Koefisien pentahapan pada persambungan basis kolektor
Kalau kita kembali meminjam persamaan (1.15) maka
t1

∫ iB (t ) dt = Δ QVE + Δ QVC
t0
t
i B (t )]t 1 = Δ QVE + Δ QVC
0

i B t 1 −i B t o = ΔQVE + ΔQVC
(t 1 − t o )i B = ΔQVE + ΔQ VC

Oleh karena itu waktu tanda td = t1 = t0 maka

ΔQ VE + ΔQ VC
t d =t 1−t 0 =
iB
(1.19)
Waktu turun atau fall time tf = t2 – t1 (1.20)
Merupakan perubahan tegangan waktu perubahan tegangan keluaran turun mulai dari 90% dari harga
maksimumnya sampai 10%.
Perubahan ini disebabkan tegangan basis yang semula sebesar VBE (on) menjadi VBE (jen) dan tegangan
kolektor dari Vcc berubah menjadi VCE (jen)
Pada tegangan VBE (jen) = VBE (t2) = 0,8V sedangkan tegangan
VBC (t2) = VBE (jen) - VCE (jen) (1.21)
Untuk arus basis iB (t2) adalah :
V in − V BE (t 2 )
iB (t 2 ) =
RB (1.22)
Untuk arus basis rata-rata adalah :
i (t ) + iB (t 2 )
iB = B 1
2
Arus basis rata-rata yang mengalir dalam waktu t1 sampai t2 dapat diartikan dengan pengendalian muatan
yang disederhanakan pada modus aktif maju. Karena pada modus aktif maju, persambungan basis-emitor
berprategangan maju dan persambungan basis kolektor berprategangan balik.
Sehingga :
QF d
iB (t ) = + ( Q F + QVE + QVC )
τ BF dt (1.23)
Kalau kita integrasikan dengan batas t1 sampai t2 maka
t2 1 t2
∫t iB (t ) dt = ∫t 1 Q F dt + Δ QF + Δ QVE + ΔQVC
1 τ BF (1.24)
dimana :
QF : muatan basis maju pembawa minoritas lebih
BF : umur pembawa minoritas efektif di daerah basis netral dalam modus maju.
QF = QF (t2) – QF (t1)
Karena QF (t2) = Ic (EOS) F
 V CC − V CE ( jen)
Untuk IC(OES) = RC dan QF (t1) = 0 maka Ic (t1) = 0,
untuk ΔQVE = Ceq. ΔVBE dan ΔVBE = VBE (t2) - VBE(t1 ),
sedangkan QVC = Ceq. ΔVBC dan ΔVBC = VBC(t2) - VBC(t1 ).
Kenaikan linier pada QF dari t1 sampai t2 merupakan luas segi tiga. Tampak pada gambar 1.3

QF

t
t1 t2

Gambar 1.3. Muatan basis maju pada modus aktif maju

Maka suku rekombinasi pada persamaan (1.24), yaitu :

t2 t2
∫t 1 Q F dt = QF (t ) ] t 1
= QF (t2 – t1)
Untuk luas segi tiga diperoleh :
Q F (t 2 − t 1 )
2
(1.25)
Sehingga persamaan (1.24) menjadi
t2 1 t2
∫t iB (t ) dt = τ ∫t Q F dt + ΔQ F + ΔQ VE + ΔQVC
1 1
BF
t2 1 t2
iB (t )]t = Q ] + ΔQ F + ΔQVE + ΔQ VC
F t1
1 τ BF
1
iB (t 2 − t1 ) = Q (t − t ) + ΔQ F + ΔQVE + ΔQVC
τ BF F 2 1
Masukan presamaan (1.25)
1 Q F (t 2 − t 1 )
+ ΔQ F +ΔQ VE + ΔQ VC
iB (t2 – t1 ) = τ BF 2
Δ Q F + Δ QVE + ΔQ VC
tf = t2 − t1 =
Q
(iB − F )
2 τ BF (1.26)
Bila waktu tunda ditambah waktu turun maka diperoleh waktu mati
T off = td + tf (1.27)
Pada gambar 1.2. transistor akan mengalami saturation (kejenuhan) setelah waktu t2. Hal ini akan
berlangsung terus sampai ada perubahan pada tegangan masukannya. Pada saat tegangan masukan berubah
dari logika tinggi ke logika rendah saat t3 maka tegangan keluaran tidak langsung berubah, karena transistor
memerlukan waktu berubah dari keadaan jenuh untuk mencapai 10% dari harga maksimumnya saat t4. Pada
keadaan ini transistor masih bekerja pada modus jenuh. Waktu jenuh dari t3 sampai t4 terjadi ketika muatan
basis gerak lebih QS, dipindahkan dari daerah basis netral atau daerah kolektor dan basis. Hal ini
mengakibatkan perubahan kecil pada QVE atau QVC yang dapat diabaikan.
 Pengendalian muatan yang disederhanakan bagi transistor dalam modus jenuh saat tegangan masukan
berlogika tinggi
I C ( EOS ) Qs
i BF − =
βF τs
(1.28)
iBF = arus basis maju
Untuk VBE = VBE (sat) = 0,8 V
Sedangkan saat tegangan masukan berubah ke logika rendah saat t3, maka pengendalian muatan modus
jenuh adalah :
I C ( EOS ) Qs d Qs
iBR − = +
βF τS dt .
(1.29)
iBR = arus basis balik
Untuk VBE masih = VBE (sat) = 0,8 V
Sedang untuk menyelesaikan persamaan (1.29) kita pakai bentuk matematika
Qs (t) = A + Be – t /s
I C ( EOS ) Qs d − t /τ s
iBR − = + ( A + Be )
Sehingga : βF τ s dt
d −t /τ
( A +Be s )
Untuk menyelesaikan persamaan deferensial dt
−t −t
τs τs
Maka untuk A kita deferensialkan = 0, dan dengan memisahkan Y (t) = e ,U=
maka
t
d (− )
dy de U τS
= .
dt du dt
U 1
¿ e (− )
τS
−t
1 τS
¿ − e
τs
Sehingga
−t
I C( EOS ) Qs 1 τs
i BR − = + 0 + B (− ) e
βF τs τs
−t
I C( EOS ) Qs B τs
i BR − = − e
βF τs τs
−t
I C( EOS ) B τs Qs
i BR − + e =
βF τs τs
−t
I C( EOS ) τ
Qs = τ s (i BR − )=B e s
βF
dengan mengambil B=K maka didapat
−t
I C ( EOS ) τ
Qs( t ) = τ s (i BR − )+ Ke s
βF (1.30)
Pada persamaan (1.30) terdapat konstanta K, untuk menyelesaikannya kita ambil Qs pada persamaan
(1.28) dan disamakan dengan persamaan (1.30). Sehingga diperoleh Qs saat t3
I C (EOS ) I C( EOS )
Qs (t 3 ) = τ s (i BF − ) = τ s (iBR − )+ K
βF βF (1.31)
 I C( EOS ) I C ( EOS )
τ s i BF − τ s = τ s i BR − τ s +K
βF βF
I C( EOS ) I C ( EOS )
K =τ s i BF −τ s i BR − τ s +τ s
βF βF
K = τ s ( i BF − i BR )
K kita masukan ke persamaan (1.30)
−t
I C ( EOS ) τ
Qs( t )=τ s (i BR − )+(i BF −i BR )e s )
βF (1.32)
Semua muatan gerak lebih, Qs, turun menjadi nol pada saat t4 sehinga transistor kembali berada di tepi
kejenuhan. Persamaan (1.32) menjadi :

−t
I C( EOS ) )
τS ( ( i BR −
βF
)+ ( i BF − i BR ) e
τs
) =0

I C( EOS) −t
τ
τ S ( i BR− )=−τ s e (i BF −ibR )
βF
I C ( EOS )
τ s ( i BR − ) −t
βF τ
=e s
−τ s ( i BF −i BR )
I
−t −i BR + C ( EOS)
τ βF
e s=
i BF −i BR
IC (EOS )
−t
τs
= ln
βF
iBF −iBR
IC (EOS )
[ ]
− iBR

t
τs
=− ln
βF
iBF −iBR [ ]
−iBR

1
Karena − ln a = ln maka :
a
t iBF − iBR
τs
= ln
[ ]
IC (EOS)
βF
− iBR

iBF − i BR

(1.33)
[ ]
t = t S = t 4 − t 3 = τ s ln
IC (EOS )
βF
− i BR

Dengan demikian waktu jenuh, t = ts = t4 – t3

 V in( H ) − V BE ( jen)
iBF =
Untuk arus basis maju adalah : RB
(1.34)
V in( L) − V BE
jen)
i BR =
dan arus basis balik adalah : RB
(1.35)
τ BF
βF =
Untuk τF (1.36)
Waktu naik atau rise time merupakan waktu perubahan tegangan keluaran naik dari 10% sampai 90%
dari harga maksimumnya. Hal ini menyebabkan transistor menjadi terbuka pada waktu naik tr = t5 –
t4. Pada saat t5 transistor berada pada tepi keadaan tersumbat (cut-off).
Waktu naik kebalikan dari waktu turun, tetapi mempunyai kesamaan yaitu bahwa transistor berada
pada daerah aktif. Sehingga persmaaan (1.24) dapat kita pergunakan dengan mengubah batas integrasinya,
yaitu t4 sampai t5
t5 1 t5
∫t i B (t ) dt = ∫t Q F dt + Δ Q F + Δ Q VE + ΔQ VC
4 τ BF 4
(1.37)
Selama transistor pada kondisi tersumbat (cut-off) maka total suku-suku perubahan pada daerah
pengosongan Q akan mempunyai besar yang sama dengan keadaan jenuh (saturation) tetapi dengan tanda
yang berlawanan
Arus basis dapat ditentukan dengan persamaan.
V in − V BE
( jen)
i B (t 4 ) =
RB (1.38)

V in − V BE
( on)
iB ( t5 ) =
RB (1.39)
i B ( t 4 )+i B (t 5 )
iB=
Sehingga diperoleh arus basis rata-rata yaitu : 2 (1.40)
Pada persamaan (1.34) arus basis iB(t) yang diintegrasikan merupakan arus basis rata-rata selama
waktu t4 sampai t5.
Untuk menyelesaikan persamaan (1.34) caranya sama dengan persamaan (1.26), yaitu

Δ Q F + Δ Q VE + ΔQVC
t r = t 5 − t 4=
Q
(i B − F )
2 τ BF (1.41)