5/22/2018 311310015-slidepdf.

com

BAB I
1.1 Pendahuluan
Puji syukur saya panjatkan kepada Tuhan Yang Maha Esa yang telah memberikan
rahmat dan karunianya, sehingga saya dapat menyelesaikan Laporan praktikum logika digital
ini.
Praktikum ini merupakan salah satu matakuliah yang wajib ditempuh di program studi
teknik informatika Fakultas Sains dan Teknologi Universitas Machung. Laporan praktikum ini
disusun sebagai tugas akhir untuk melengkapi nilai-nilai dalam semester pertama ini.
Dengan selesainya laporan praktikum ini tidak terlepas dari bantuan banyak pihak yang
telah memberikan masukan-masukan kepada penulis. Untuk itu penulis mengucapkan banyak
terimakasih kepada :
1. Dosen
2. Rekan-rekan mahasiswa teknik Informatika
Penulis menyadari bahwa masih banyak kekurangan dari laporan ini, baik dari materi
maupun teknik penyajiannya, mengingat kurangnya pengetahuan dan pengalaman penulis.
Oleh karena itu, kritik dan saran yang membangun sangat penulis harapkan.
1.2 Latar belakang
Akhir-akhir ini perkembangan teknologi semakin mengalami kemajuan yang pesat,

terutama dalam bidang teknologi informasi. Hal ini merupakan bukti bahwa informasi
merupakan salah satu aspek penting dalam kehidupan manusia.
Perkembangan teknologi yang semakin maju ini tidak terlepas dari perkembangan alat-
alat elektronika, terutama alat-alat digital seperti jam tangan digital, oven, mesin cuci dan lain-
lain. Alat-alat semacam ini semakin mengalami kemajuan, dengan ditandai oleh semakin
mudahnya penggunaan alat-alat ini.
Salah satu aspek yang menjadikan alat-alat elektronik ini mudah digunakan adalah

karena terdapat indikator-indikator digital berupa angka-angka sehingga pengguna tidak perlu
lagi mengira-ngira angka pada alat-alat tersebut dengan cara-cara tradisional seperti dengan
 jarum penunjuk.
Berdasar hal tersebut, maka saya membuat laporan dengan judul rancangan counter
naik dan turun dengan tampilan 7 segment menggunakan aplikasi logism. Dalam laporan ini
akan dijelaskan mengenai perancangan counter dengan 7 segment, pengujian rangkaian, dan
 prinsip kerja rangkaian.

1.3 Rumusan masalah

Bagaimana perancangan counter dan 7 segment?
Bagaimana prinsip kerja rangkaian counter dan 7 segment tersebut?
 
http://slidepdf.com/reader/full/311310015 1/15
5/22/2018 311310015-slidepdf.com

1.4 Batasan masalah

Mengingat latar belakang masalah dalam laporan yang berusaha menjelaskan tentang
indikator-indikator angka yang ada dalam alat-alat elektronik, dapat diperoleh laporan dengan
rumusan masalah yang lebih luas. Namun dikarenakan keterbatasan waktu dan kemampuan,
maka penulis merasa perlu diberikan batasan masalah secara jelas.
Masalah dibatasi hanya pada perancangan counter dan 7 segment, agar di kemudian
hari laporan ini dapat lebih mudah dimengerti dan dipahami oleh orang-orang yang masih
memiliki keterbatasan dalam masalah ini.
1.5 Tujuan
Adapun tujuan dari laporan praktikum ini adalah sebagai berikut:
1.  Untuk menerapkan prinsip kerja dari counter dengan 7 segment
2.  Mendapatkan ilmu-ilmu yang berguna untuk dunia kerja
3.  Memenuhi syarat kurikulum penyelesaian mata kuliah praktikum logika digital
4.  Mampu mengetahui Prinsip kerja dari rangkaian Shift Register
5.  Dapat mengaplikasi rangkaian shift register dengan baik.

 
http://slidepdf.com/reader/full/311310015 2/15
5/22/2018 311310015-slidepdf.com

BAB II
2.1 Landasan teori
Shift Register adalah suatu rangkaian flip-flop dari satu hubungan pada masukan akhir,
dan dengan common clock pada bagian flip-flop ke pengsinkronisasi perpindahan data.
Pergerakan data dari satu keluaran pada yang berikutnya. Akan terjadi pada bagian
yang diseret atau pada bagian pengaturan clock (tergantung flip-flop yang digunakan).
1.  Register
Register adalah sederetan D flip flop yang disusun sedemikian rupa untuk
 penyimpanan sementara data bit. Jumlah flip-flop bergantung dari lebar atau jumlah bit
yang hendak disimpan, pada umumnya 4,8,12 atau 16. isi atau muatan register-register
dapat dengan mudah dipindahkan atau digeser dari register yang satu ke register yang
lain, dengan demikian dikenallah apa yang disebut ‘Shift Register’. Pada saat semua
saklar berada pada posisi RENDAH maka keluarannya akan RENDAH. Hal ini tampak
dengan tidak menyalanya lampu. Ketika SW1 dan SW2 di atur ke posisi tinggi, maka
salah satu keluarannya akan tinggi setelah diclock. Ini ditandai dengan menyalanya
lampu 1
Pada saat yang sama, ketika diclock maka keluarannya akan menyala (L1-L4) secara
 bergantian atau bergeser. Pada Ring Counter, transisi clock diposisi 1 maka keluaran

L1-L4 adalah 1000. Ini sama dengan bilangan decimal 1 jika dikonversikan ke biner
adalah 0001 yang diurutkan dari lampu 4 ke lampu 1
Setiap output flip-flop dihubungkan ke input flip-flop yang berdekatan, oleh karena itu
setiap pulsa clock berturut-turut memindahkan data bit dari flip-flop ke kiri atau ke
kanan bergantung pada cara menghubungkannya. Ada empat tipe dasar shift register,
yakni: SISO, SIPO, PISO, PIPO.
a.  Siso (serial input serial output).

Siso shif register menunjukkan bentuk pulsa output masing-masing flip-flop. Data
ini akan mencapai output (QD) setelah tertunda beberapa pulsa klok, bila satu
 pulsa =1 detik maka output akan menerima data setelah selang waktu beberapa
detik sebanyak banyaknya bit. Selang waktu tersebut disebut time delay. Jadi salah
satu kegunaan siso ship register adalah sebagai.

Rangkaian penunda. Banyaknya deretan flip-flop yang dibutuhkan bergantung

frekuensi yang dipakai sebagai klok dan lama waktu yang diperlukan.

 
http://slidepdf.com/reader/full/311310015 3/15
5/22/2018 311310015-slidepdf.com

Gambar 74. Bentuk masukan dan keluaran siso

 b.  Sipo (serial input parlel output)
Sipo register biasdanya digunakan untuk mengubah data seri menjadi data paralel.
Komunikasi data, pada pengiriman data dari satu sistem ke yang lain, sangat
membutuhkan piranti ini.

Rangkaian sipo sama dengan rangkaian siso dengan menggunakan beberapa

deretan flip-flop yang dibutuhkan. Semua outputnya sebagai paralel output.

Gambar 75. Bentuk masukan dan keluaran sipo.

Tabel.49 Tabel kebenaran Serial In, Parallel out Shift Register

Input Output
Data = SW2 Clock L1 L2 L3 L4
H ↑  1 0 0 0
H ↑  1 1 0 0
H ↑  1 1 1 0
H ↑  1 1 1 1

H ↑  1 1 1 1
L ↑  0 1 1 1
L ↑  0 0 1 1
L ↑  0 0 0 1
L ↑  0 0 0 0
L ↑  0 0 0 0
H ↑  1 0 0 0

H ↑  1 1 0 0
H ↑  1 1 1 0

 
http://slidepdf.com/reader/full/311310015 4/15
5/22/2018 311310015-slidepdf.com

H ↑  1 1 1 1

Input Output
Data = SW2 Clock L1 L2 L3 L4
L ↑  0 1 1 1
L ↑  0 0 1 1
L ↑  0 0 0 1
L ↑  0 0 0 0

Tabel.50 Tabel kebenaran Ring Counter

Number Clock Output
Transition
↑  L1 L2 L3 L4
1 1 0 0 0
2 0 1 0 0
3 0 0 1 0
4 0 0 0 1
5 1 0 0 0
6 0 1 0 0
7 0 0 1 0
8 0 0 0 1
9 1 0 0 0
10 0 1 0 0
11 0 0 1 0
12 0 0 0 1

Serial In, Parallel Out Shift Register

 
http://slidepdf.com/reader/full/311310015 5/15
5/22/2018 311310015-slidepdf.com

Gambar 76. Rangkaian SIPO

Gambar 77. Rangkaian Ring Counter

c.  Piso (paralel input serial output)

Register ini sangat dibutuhkan dalam sistem komunikasi data untuk mengkompersi
data paralel menjadi data serial

Gambar 78. Bentuk masukan dan keluaran piso

d.  Pipo (paralel input paralel output)

Pipo shif register sangat umum digunakan pada rangkaian aritmatika, seperti
misalnya pada rangkaian perkalian

Gambar 79. Bentuk msukan dan keluaran pipo

 
http://slidepdf.com/reader/full/311310015 6/15
5/22/2018 311310015-slidepdf.com

2.  Octal. Numbering System

Octal Numbering System mempunyai suatu arti penting di dalam system digital oleh
karena mudah dikonversikan dari biner ke octal atau octal ke biner. Aplikasi dari octal
adalah dari pembuatan data (angka biner) yang lebih mudah ditulis.

3.  Konversikan Bilangan Biner ke Octal

a.  Pisahkan angka biner dalam 3 group untuk setiap bit yang significant.
 b.  Konversikan angka decimal ekivalent pada akhir group (angka-angka yang paling
 besar yang mungki pada setiap kelompok adalah angka 7.
Sumber Teori: (Roger L. Tokheim “ Elektronika Digital ” ) 
A.  Gambar Percobaan

Gambar 80. Rangkaian SIPO

 
http://slidepdf.com/reader/full/311310015 7/15
5/22/2018 311310015-slidepdf.com

Gambar 81. Rangkaian Ring Counter

Sequential switching network memiliki kelebihan dimana output tidak hanya
 bergantung pada input yang saat itu, namun juga bergantung pada input sebelumnya. Network
ini dapat mengingat input-input sebelumnya untuk memproduksi input-input yang baru.
Prinsip sequential network ini diterapkan pada :
Counter
Code converter

Shift Register
2.2 Dasar teori counter dan 7 segment
Counter
Counter adalah perangkat yang menyimpan (dan kadang-kadang menampilkan) jumlah
kali peristiwa atau proses tertentu yang telah terjadi, biasanya memiliki hubungan dengan
clock signal.counter dapat diimplementasikan dengan mudah menggunakan sirkuit bertipe
register seperti flip-flop.
Up/down Counter
Sebuah counter yang dapat mengubah keadaan di kedua arah, di bawah kendali dari up
atau down dari input selector, dikenal sebagai up/down counter. Ketika selector dalam keadaan
up, counter akan menambahkan nilainya. Ketika selector dalam keadaan down, counter
mengurangi nilainya.
7 segment
Seven-segment display (SSD) atau seven segment indicator adalah suatu bentuk
 perangkat tampilan elektronik untuk menampilkan angka desimal yang merupakan alternatif
tampilan dot matrix yang lebih kompleks.

 
http://slidepdf.com/reader/full/311310015 8/15
5/22/2018 311310015-slidepdf.com

Seven-segment display banyak digunakan dalam jam digital, meteran elektronik, dan
 perangkat elektronik lainnya untuk menampilkan informasi numeric.
2.3 Perancangan Counter dan 7 segment

counterPerancangan dimulai 9dengan

ini, akan dibentuk outputmenentukan jumlah
yang mewakili output
angka yang akan
0 hingga dibentuk.
8 dalam Dalam
7 segment.
Kemudian, buat siklus counter dengan menerapkan 3 langkah pembuatan rangkaian untuk
 binary counter. Contoh dibawah menggunakan siklus biner 0000 hingga 1000, kemudian
kembali menuju 0000. Sedangkan untuk down counter menggunakan siklus 1000 hingga 0000.  

Langkah pertama adalah membuat tabel ke benaran untuk Q, Q’ dan Flip flop dalam
tiap siklus. Pada rangkaian ini, penulis menggunakan D flip flop. Langkah kedua adalah
menyederhanakan rangkaian dengan K-map. Langkah terakhir adalah membuat rangkaian dari
hasil penyerderhanaan K-map untuk tiap flip flop.

Setelah rangkaian binary counter berhasil dibentuk, langkah berikutnya adalah

menerapkan prinsip decoder untuk mengubah output bernilai 4 bit menjadi 9 bit. Prinsip
decoder adalah menambah jumlah bit output dengan gerbang AND, dimana tiap gerbangnya
mewakili nilai biner 4 bit dari output sebelumnya.

Langkah terakhir adalah dengan memasukan 9 output tersebut ke dalam 7 segment

dengan gerbang OR. Dimana tiap gerbang OR mewakili 1 bit garis yang ada pada 7 segment.

Gambar Up Counter Gambar Down Counter

 
http://slidepdf.com/reader/full/311310015 9/15
5/22/2018 311310015-slidepdf.com

Gambar rangkaian yang diekspor dari program logism

 
http://slidepdf.com/reader/full/311310015 10/15
5/22/2018 311310015-slidepdf.com

BAB III

3.1 Pengujian Rangkaian

Dengan aplikasi logism, simulasi pengujian dari gambar rangkaian diatas dilakukan.
Kondisi awal dimulai dengan clock yang tidak menyala dan kondisi flip flop yang bernilai 0 /
tidak menyala. 7 segment menampilkan angka 0 pada kondisi awal dari up counter maupun
down counter.

Simulasi dimulai dengan menjalankan clock pada frekuensi tertentu. Pada up counter,

tampilan 7 segment terus berubah mulai dari kondisi awal 0-1-2-3-4-5-6-7-8 kemudian
kembali ke 0 dan mengulang counter yang sama.

Pada down counter, tampilan 7 segment terus berubah mulai dari kondisi awal 0-8-7-6-5-
4-3-2-1 kemudian kembali ke 0 dan mengulang counter yang sama.

B.  Hasil Pengamatan

Tabel 51. Tabel kebenaran Serial In, Parallel out Shift Register
Input Output
Data = SW2 Clock L1 L2 L3 L4
H ↑  1 0 0 0
H ↑  1 1 0 0
H ↑  1 1 1 0
H ↑  1 1 1 1
H ↑  1 1 1 1
L ↑  0 1 1 1
L ↑  0 0 1 1
L ↑  0 0 0 1
L ↑  0 0 0 0
L ↑  0 0 0 0
H ↑  1 0 0 0
H ↑  1 1 0 0
H ↑  1 1 1 0
H ↑  1 1 1 1
L ↑  0 1 1 1
L ↑  0 0 1 1
L ↑  0 0 0 1
L ↑  0 0 0 0

Tabel 52. Tabel kebenaran Ring Counter

Number Clock Output
Transition
↑  L1 L2 L3 L4

 
http://slidepdf.com/reader/full/311310015 11/15
5/22/2018 311310015-slidepdf.com

1 1 0 0 0
2 0 1 0 0
3 0 0 1 0
4 0 0 0 1
5 1 0 0 0
6 0 1 0 0
7 0 0 1 0
8 0 0 0 1
9 1 0 0 0
10 0 1 0 0
11 0 0 1 0
12 0 0 0 1
C.  Analisa Data
a.  Pada saat semua saklar berada pada posisi RENDAH maka keluarannya akan
RENDAH. Hal ini tampak dengan tidak menyalanya lampu
 b.  Ketika SW1 dan SW2 di atur ke posisi tinggi, maka salah satu keluarannya akan tinggi
setelah diclock. Ini ditandai dengan menyalanya lampu 1
c.  Output flip-flop D akan mendapat logika 0 ketika inputnya 0 dan outputnya mendapat
logika satu ketika inputnya 1
d.  Pada saat yang sama, ketika diclock maka keluarannya akan menyala (L1-L4) secara
 bergantian atau bergeser
e.  Pada Ring Counter, transisi clock diposisi 1 maka keluaran L1-L4 adalah 1000. Ini

UP CYCLE
A B C D A' B' C' D' DA DB DC DD
0 0 0 0 0 0 0 1 0 0 0 1
0 0 0 1 0 0 1 0 0 0 1 0
0 0 1 0 0 0 1 1 0 0 1 1
0 0 1 1 0 1 0 0 0 1 0 0
0 1 0 0 0 1 0 1 0 1 0 1

sama dengan bilangan decimal 1 jika dikonversikan ke biner adalah 0001 yang
diurutkan dari lampu 4 ke lampu 1
Gambar tabel kebenaran untuk binary counter

 
http://slidepdf.com/reader/full/311310015 12/15
 DA
5/22/2018 DB
311310015-slidepdf.com
AB/CD 00. 01. 11. 10. AB/CD 00. 01. 11. 10.
00. 00. 1
01. 1 01. 1 1 1
11.
0 1 0 1 0 1 1 0 0 11. 1 1 0
10.
0 1 1 0 0 1 1 1 0 10. 1 1 1
DA=A'BCD
0 1 1 1 1 0 0 0DB=A'BC'+A'B'CD+A'BD'
1 0 0 0
1 0 0 0 0 0 0 0 0 0 0 0
DC DD

AB/CD
00. 00. 01.
1 11. 10.
1 AB/CD
00. 00.
1 01. 11. 10.
1
01. 1 1 01. 1 1
11. 11.
10. 10.
DC=A'C'D+A'CD' DD=A'D'

DOWN CYCLE
A B C D A' B' C' D' DA DB DC DD
1 0 0 0 0 1 1 1 0 1 1 1
DA DB
0
AB/CD
0 1
1 1
1 1
00.
0 0
01.
0 11. 1
1 10. 1
0 0
1 0
AB/CD
0 1
1 00. 1
01.
0 11. 0
1 10.
000. 1 0 11 0 1 0 0 000. 1 0 0
001. 1 0 0 0 0 1 1 001. 0 11 1 1 1
011. 0 1 1 0 0 1 0 011. 0 1 0
010. 0 1 0 0 0 0 1 010. 0 1 0 1
0 0
DA=A'B'C'D' 0 1 0 0 0 0 DB=AB'C'D'+A'BD+A'BC
0 0 0 0
0 0 0 0 1 0 0 0 1 0 0 0
DC DD
AB/CD 00. 01. 11. 10. AB/CD 00. 01. 11. 10.
00. 1 00. 1
01. 1 1 01. 1 1
11. 11.
10. 1 10. 1
DC=A'CD+A'BC'D'+AB'C'D' DD=A'BD'+A'CD'+AB'C'D'

 
http://slidepdf.com/reader/full/311310015 13/15
5/22/2018 311310015-slidepdf.com

3.2 Prinsip kerja rangkaian

Rangkaian binary counter terbentuk dari siklus yang terdapat dalam tabel kebenaran.
Dalam tabel kebenaran siklus up counter, susunan biner yang semula bernilai 0000, diubah
menjadi 0001. Selanjutnya, biner 0001 diubah menjadi 0010 dan seterusnya hingga 1000.
Kemudian biner 1000 akan kembali menjadi 0000 untuk mengulang kembali proses. Dengan
sususan rangkaian yang berdasarkan pada siklus ini, ditambah penyederhanaan K map, maka
 binary counter dari up counter pun terbentuk dengan bantuan D flip flop. Kemudian untuk
down counter, menggunakan siklus yang berkebalikan, yaitu dari 1000 diubah menjadi 0111.
0111 diubah menjadi 0110, begitu seterusnya hingga 0000. Kemudian 0000 kembali diubah ke
1000 untuk mengulang proses counter.

Rangkaian binary counter tersebut kemudian diteruskan ke dalam 9 gerbang AND

dengan prinsip Enkoder, dimana pada saat binary counter menunjukkan 0000, negasi dari
keempat bit biner tersebut akan diinputkan ke dalam gerbang AND yang mewakili angka 0,
 begitu seterusnya sehingga ada 9 gerbang yang mewakili angka 0 hingga 8.

Proses berikutnya, 9 gerbang AND yang mewakili angka 0 hingga 8 tersebut angka
diteruskan ke 7 gerbang OR yang mewakili bit-bit garis dalam 7 segment.

Dengan bekerjanya siklus pada binary counter yang diteruskan hingga 7 segment,
maka tampilan pada 7 segment pun akan berubah sesuai dengan siklus yang dibentuk.

 
http://slidepdf.com/reader/full/311310015 14/15
5/22/2018 311310015-slidepdf.com

BAB IV

Kesimpulan

Berdasarkan hasil rancangan dan pengujian di atas, dapat diambil kesimpulan sebagai

 berikut:
Perancangan counter up/down pencacah 0-8 dan 8-0 pada 7 segment dimulai dengan
merangkai binary counter sesuai dengan siklus yang diinginkan. Kemudian menggunakan
 prinsip decoder untuk memecah outputnya menjadi 9. Kemudian output akan diteruskan ke 7
segment dengan gerbang OR yang mewakili tiap bit garis yang ada pada 7 segment.

  Kita dapat merancang sebuah rangkaian menggunakan gerbang logika dengan

mengacu kepada output yang diinginkan

  Rangkaian dengan menggunakan gerbang logika bisa langsung disimulasikan pada

Electronics Workbench (EWB) tetapi untuk implementasi pada perancangan Hardware

harus digantikan dengan representasi Integrated Circuit (IC) untuk masing-masing

gerbang.

SARAN

  Apabila menggunakan counter yang output Clocknya melebihi output tampilan pada

sevent segment, maka disarankan untuk melakukan reset pada clock terakhir untuk

output yang diinginkan sehingga secara otomatis akan kemabli ke clock awal sehingga

tidak terjadi pengulangan karakter tampilan. 

  Untuk menampilkan lebih dari 9 karakter bisa menggunakan counter Modulus 13 atau

yang lebih besar lagi, atau membuat rangkaian IC 7490 secara kaskade.  

DAFTAR PUSTAKA

1. Sriwahyuni, Asep Suheri Buku Petunjuk Praktikum Rangkaian Digital , Laboratorium

Teknik Elektro Fakultas Teknik Informatika Universitas Ibn Khadun Bogor, 2010

2. Hold Sworth, Digital Logic DesignButter Worth, London, 1985

3. John D. Ryder, PHD, Engineering Electronics, International Student Edition
4. Millman Jacob dan Halkias Christos C, Elektronika Terpadu Jilid 2, Erlangga, Jakarta 1985
5. Pudak Scientific, Basic Digital Communication, Bandung, Indonesia
6. Wasito S, Pelajaran ElektronikaTeknik Digit, Karya Utama, Jakarta.

 
http://slidepdf.com/reader/full/311310015 15/15