DECODER 3 TO 8

I. TUJUAN
1. Membuat rangkaian decoder keluaran aktif RENDAH dan TINGGI.
2. Untuk mempelajari prinsip kerja dari decoder 3 to 8.
3. Menganalisa keluaran dari 3 to 8 berdasarkan sinyal masukan .

II. DASAR TEORI

Decoder adalah suatu rangkaian logika yang mengubah suatu kode masukan
biner N-bit menjadi M-bit len-len keluaran sedemikian rupa sehingga tiap-tiap len
keluaran hanya akan diaktifkan oleh salah satu dari kemungkinan kombinasi
masukan tersebut. Simbol umum suatu decoder diperlihatkan pada gambar-
1.Sebagaimana biasanya dalam rangkaian logika dalam hal ini juga terdapat aktif
RENDAH dan TINGGI.
Oleh karena setiap masukan dapat berupa logika “0” atau “1” maka ada 2N
kombinasi masukan yang dapat dibuat.Keluaran suatu decoder dapat dibuat untuk
menghasilkan aktif RENDAH dan TINGGI.Tabel kebenaran suatu decoder biner ke
octal dengan keluaran aktif TINGGI ditunjukkan berikut ini.Dari table terlihat
bahwa decoder tersebut mempunyai 8 keadaan kombinasi. Berdasarkan table
pengamatan dimengerti bahwa gate yang digunakan adalah gate NAND.
Keluarannya akan berlogika “1” atau TINGGI apabila salahsatu dari 8 kemungkinan
masukan terjadi. Sebagai contoh apabila dibuat masukannya“ 1 0 1 “, maka keluaran
yang berlogika “1” adalah keluaran 05, sedangkan keluaran yang lain tetaap
berlogika “0” atau RENDAH. Untuk mendapatkan keluaran aktif RENDAH dapat
digunakan gate NAND sehingga dalam keadaan normal keluarannya berlogika
“0”.Jika dapat dimengerti bahwa kedua type decoder ini digunakan sesuai dengan
kebutuhan.
III. DIAGRAM RANGKAIAN

IV. PERALATAN DAN KOMPONEN

Modul Digital : 1 buah

V. PERALATAN DAN KOMPONEN

Modul Digital : 1 buah

VI. LANGKAH KERJA

1. Buka aplikasi proteus gambarkan rangkaian gambar diagram rangkaian

kemudian jalankan simulasinya
2. Kemudian mengisi table hasil pengamatan, dan mengatur saklar input E1. E2,
E3, A, B dan C.
VII. TABEL HASIL PENGAMATAN

INPUT OUTPUT

-E1 -E2 E3 C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

1 0 0 0 0 1 1 1 1 1 1 1 1 1

0 1 1 0 1 0 1 1 1 1 1 1 1 1

0 0 0 1 1 1

0 0 1 0 0 0

0 0 1 0 0 1

0 0 1 0 1 0

0 0 1 0 1 1

0 0 1 1 0 0

0 0 1 1 0 1

0 0 1 1 1 0

0 0 1 1 1 1

Simulasikan dengan aplikasi Proteus dan buat laporan lengkap

kirimkan ke sipadi terakhir tanggal 04 November 2021, jam 23.00.