1.

Pengertian dan Fungsi

IC Decoder 74LS48
Decoder adalah suatu rangkaian logika yang berfungsi untuk mengkonversikan kode yang
kurang dikenal manusia kedalam kode yang lebih dikenal manusia. Pengertian Decoder adalah
alat yang di gunakan untuk dapat mengembalikan proses encoding sehingga kita dapat melihat
atau menerima informasi aslinya. Pengertian Decoder juga dapat di artikan sebagai rangkaian
logika yang di tugaskan untuk menerima input input biner dan mengaktifkan salah satu
outputnya sesuai dengan urutan biner tersebut. Rangkaian dekoder mempunyai sifat yang
berkebalikan dengan enkoder yaitu merubah kode biner menjadi sinyal diskrit.
Fungsi Decoder adalah untuk memudahkan kita dalam menyalakan seven segmen. Itu lah
sebabnya kita menggunakan decoder agar dapat dengan cepat menyalakan seven segmen. Output
dari decoder maksimum adalah 2n. Jadi dapat kita bentuk n-to-2n decoder. Jika kita ingin
merangkaian decoder dapat kita buat dengan 3-to-8 decoder menggunakan 2-to-4 decoder.
Sehingga kita dapat membuat 4-to-16 decoder dengan menggunakan dua buah 3-to-8 decoder.
Beberapa rangkaian decoder yang sering kita jumpai saat ini adalah decoder jenis 3 x 8 (3 bit
input dan 8 output line), decoder jenis 4 x 16, decoder jenis BCD to Decimal (4 bit input dan 10
output line) dan decoder jenis BCD to 7 segmen (4 bit input dan 8 output line). Khusus untuk
pengertian decoder jenis BCD to 7 segmen mempunyai prinsip kerja yang berbeda dengan
decoder decoder lainnya, di mana kombinasi setiap inputnya dapat mengaktifkan beberapa
output linenya.
2. Blog Diagram Rangkaian Decoder

Decoder 2 to 4

Decoder 3 to 8 (Biner to Octal Decoder)

Decoder 4 to 10 (BCD to Decimal Encoder)

Rangkaian Dekoder BCD ke desimal ditunjukan pada gambar diatas. Unsur informasi dalam hal
ini adalah sepuluh angka desimal yang diwakili oleh sandi BCD. Masing-masing keluarannya
sama dengan 1 hanya bila variabel masukannya membentuk suatu kondisi bit yang sesuai dengan
angka desimal yang diwakili oleh sandi BCD itu. Tabel D2 menunjukkan hubungan masukan dan
keluaran dekoder tersebut. Hanya sepuluh kombinasi masukan pertama yang berlaku untuk

penentuan sandi itu, enam berikutnya tidak digunakan dan menurut definisi, merupakan keadaan
tak acuh. Jelas keadaan tak acuh itu pada perencanaannya digunakan untuk menyederhanakan
fungsi keluarannya, jika tidak setiap gerbang akan memerlukan empat masukan. Untuk
kelengkapan analisis tabel D2 memberikan semua keluaran termasuk enam kombinasi yang tidak
terpakai dalam sandi BCD itu; tetapi jelas keenam kombinasi tersebut tidak mempunyai arti apaapa dalam rangkaian itu.
3. Rangkaian Gerbang Logika Decoder

Decoder 2 to 4

Decoder 3 to 8 (Biner to Octal Decoder)

Decoder 4 to 10 (BCD to Decimal Decoder)

4. Tabel Kebenaran Rangkaian

Tabel kebenaran decoder 2 to 4

Tabel kebenaran decoder 3 to 8 (Biner to Octal Decoder)

Tabel kebenaran decoder 4 to 10 (BCD to Decimal Decoder)

5. IC yang digunakan
Dekoder dapat dibentuk dari susunan gerbang logika dasar atau menggunakan IC dekoder yang telah
ada dipasaran seperti 74LS48, 74LS154, 74LS138, 74LS155 dan sebagainya.
74LS48

Konfigurasi Pin IC

Jalur input data BCD, pin input ini terdiri dari 4 line input yang mewakili 4 bit data BCD
dengan sebutan jalur input A, B, C dan D.

Jalur output 7 segmen, pin output ini berfungsi untuk mendistribusikan data pengkodean
ke penampil 7 segmen. Pin output dekoder BCD ke 7 segmen ini ada 7 pin yang masingmasing diberi nama a, b, c, d, e, f dan g.

Jalur LT (Lamp Test) yang berfunsi untuk menyalakan semua led pada penampil 7
segmen, jalur LT akan aktif pad saat diberikan logika LOW pad jalut LT tersebut.

Jalur RBI (Riple Blanking Input) yang berfungsi untuk menahan sinyal input (disable
input), jalur RBI akan aktif bila diberikan logika LOW.

Jalur RBO (Riple blanking Output) yang berfungsi untuk menahan data output ke
penampil 7 segmen (disable output), jalur RBO ini akan aktif pada sat diberikan logika
LOW.

MODUL III
GERBANG PEMBANGUN UNIVERSAL

Disusun oleh :
Andika Arif Fauzi
123090179
Plug 2

Asisten : Jefri Senoaji

Teknik Informatika Fakultas Teknologi Industri

Universitas Pembangunan Nasional [Veteran] Yogyakarta
2011
TUGAS
1. Buat rangkaian dan table kebenaran dari gambar dibawah ini :

Skema Pengkabelan

Tabel Kebenaran

1. Buat rangkaian dan table kebenaran dari gambar dibawah ini :

Skema Pengkabelan

Tabel Kebenaran

RANGKAIAN LOGIKA KOMBINASIONAL

Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya
ditentukan hanya oleh masukkan eksternal saja.
Suatu rangkaian diklasifikasikan sequential jika ia memiliki sifat keluarannya ditentukan oleh
tidak hanya masukkan eksternal tetapi juga oleh kondisi sebelumnya.

MODEL RANGKAIAN KOMBINASIONAL

PROSEDUR PERANCANGAN
a. Pokok permasalahan sudah ditentukan yaitu jumlah input yang dibutuhkan serta jumlah output
yang tertentu.
b. Susun kedalam tabel kebenaran (Truth Table).
c. Kondisi dont care dapat diikut sertakan apabila tidak mempengaruhi output.

DECODER
Decoder adalah rangkaian kombinasi yang akan memilih salah satu keluaran sesuai dengan
konfigurasi input. Decoder memiliki n input dan 2^n output.

TABEL KEBENARAN

RANGKAIAN LOGIKA

Untuk merancang rangkaian kombinasional dapat digunakan Decoder dan eksternal OR gate
(rangkaian kombinasi n input dan m output dapat diimplementasikan dengan n to 2^n line
decoder dan m OR gate).
Contoh.
Implementasikan suatu Full Adder dengan memakai Decoder dan 2 gerbang OR

GAMBAR RANGKAIAN 3 TO 8

Jawab :
Sum = A + B + Cin = ? 1,2,4,7
Carry out = (A + B) Cin + AB = ? 3,5,6,7

ENCODER
Encoder adalah rangkaian kombinasi yang merupakan kebalikan dari Decoder yaitu
manghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki
2^n input dan n output.
TABEL KEBENARAN ENCODER 4 TO 2

MULTIPLEXER (MUX)
BLOK DIAGRAM LOGIKA MUX

TABEL KEBENARAN
PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN MUX
1. Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya.
2. Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai
address/selector.
3. Buat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan outputnya.
4. Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya

input Mux adalah berlogika 0

5. Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka
input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.
Contoh !
Implementasikan F(ABC) = ?1,3,5,6 dengan Mux (4x 1).
Jawab:

TABEL IMPLEMENTASI

GAMBAR RANGKAIAN LOGIKA

DEMULTIPLEXER (DEMUX)