Field Effect Transistor (FET)

Elektronika 2
Esti Puspitaningrum, S.T., M.Eng.
 Introduction
FET atau transistor efek medan adalah satu
komponen semikonduktor di mana fungsi
komponen tidak ditentukan oleh persambungan
pn seperti dalam transistor biasa, tetapi satu
saluran (channel) dari semikonduktor n saja
(atau p saja)yang menentukan sifat komponen.

Sehingga FET disebut transistor unipolar.
Sifat saluran tersebut tidak dikendalikan oleh
arus, tetapi oleh medan listrik.

Karena yang mengendalikan FET adalah medan
listrik dan bukan arus, maka pada
sambungan pengendalian (Gate) arus
sangat kecil dan diangap = nol (dengan cara
sambungan pn dibias mundur), dan yang
dibutuhkan hanya voltase tertentu. VG=?

I=0

V=0
Jenis-jenis FET
Agar tidak ada arus yang mengalir pada sambungan pengendali, maka
sambungan tersebut harus diisolasi terhadap saluran arus.

Terdapat tiga jenis isolasi , yaitu:

1. isolasi oleh sambungan pn yang dibias balik,
2. Isolasi oleh isolator (paling sering oksida logam)
3. Isolasi oleh sambungan logam – semikonduktor yang dibias balik
(sambungan antara logam dan semikonduktor memiliki sifat yang
mirip dengan sambungan pn yang dibias balik.)

Oleh sebab itu, terdapat 3 jenis FET yang umumnya dipakai, yaitu:
1. Junction FET
Dalam JFET terdapat isolasi oleh sambungan pn (junction)
2. Metal-Oxide-Ssemiconductor FET
Dalam MOSFET terdapat isolasi oleh oksida logam
3. Metal-Semiconductor FET
Dalam MeSFET terdapat isolasi oleh sambungan semikonduktor &
logam.
 1. JFET
Konstruksi JFET Berdasarkan konstruksinya, JFET terdiri dari 2
tipe: JFET saluran n dan JFET saluran p.

Dalam JFET saluran n:

• Terdapat bahan semikonduktor n yang
membentuk saluran arus antara kedua
sambungan ujungnnya.
• Kedua sambungan ini disebut drain (D) atau
pengosongan dan source (S) atau sumber.
• Di samping saluran n dibentuk dua daerah
semikonduktor p+ (semikonduktor p dengan
konsentrasi atom asing yang tinggi, sehingga
terdapat banyak pembawa muatan positif).
• Kedua daerah semikonduktor p+ tersambung
dan membentuk sambungan keluaran yang
disebut gate (G) atau gerbang.
 1. JFET
Konstruksi JFET Berdasarkan konstruksinya, JFET terdiri dari 2
tipe: JFET saluran n dan JFET saluran p.

Dalam JFET saluran n:

• Antara semikonduktor p dan semikonduktor n
terdapat daerah pengosongan (depletion region)
dimana tidak terdapat pembawa muatan
(elektron & hole).
(Daerah pengosongan ini terjadi
karena sebagian pembawa muatan –
elektron & hole– pada sekitar
sambungan memiliki cukup energi
kinetik untuk bersatu dan
berpasangan.)
 1. JFET
Konstruksi JFET Berdasarkan konstruksinya, JFET terdiri dari 2
tipe: JFET saluran n dan JFET saluran p.

Dalam JFET saluran n:

• Karena konsentrasi atom asing (impurity) pada
semikonduktor p+ jauh lebih tinggi daripada
yang terdapat dalam semikonduktor n, maka
daerah pengosongan lebih jauh masuk ke dalam
daerah semi konduktor n.
 1. JFET
Dalam pengoperasian JFET saluran n:
• Drain disambungkan positif terhadap source,
sehingga elektron akan masuk ke dalam saluran
dari source dan keluar dari drain.
• Gate disambungkan dengan voltase negatif
terhadap source sehingga sambungan pn antara
gate dan saluran n dibias balik.
• Ketika sambingan pn tersebut dibias balik, lebar
daerah pengosongan akan bertambah.
• Lebarnya akan tergantung voltase antara daerah
semikonduktor p+ dan daerah semikonduktor n.
• Semakin besar voltase, semakin lebar daerah
pengosongan.
 1. JFET
Dalam pengoperasian JFET saluran n:
• Karena drain positif terhadap source, maka
voltase antara semikonduktor n dekat dengan
sambungan drain akan lebih besar daripada
voltase yang dekat dengan sambungan source
• Maka dekat dengan drain daerah pengosongan
akan lebih lebar daripada dekat dengan source.
• Karena daerah pengosongan melebar sesuai
dengan bertambahnya voltase gate-source, maka
lebar dari saluran n akan berkurang sehingga
resistivitas saluran n akan bertambah besar.

Bertambah jika terdapat votase VDS

 1. JFET
Konstruksi JFET Berdasarkan konstruksinya, JFET terdiri dari 2
tipe: JFET saluran n dan JFET saluran p.

Dalam JFET saluran n:

• Besar arus yang mengalir dari drain ke source
ditentukan oleh resistivitas dari saluran n yang
terdapat antara kedua daerah pengosongan di
samping saluran.
• Resistivitas tersebut tergantung dari konsentrasi
pembawa muatan n dan dari ukuran saluran
(panjang, lebar dan tinggi saluran n)
 1. JFET
Dalam pengoperasian JFET saluran n:
• Kalau voltase antara drain dan gate semakin
besar,
berarti potensial di gate semakin kecil atau
potensial di drain semakin besar
maka daerah pengosongan semakin lebar
sampai kedua daerah pengosongan di atas dan
di bawah seperti saling menyentuh.
 1. JFET
Dalam pengoperasian JFET saluran n:
• Dalam situasi ini saluran n buntu dan tidak ada
lagi arus yang mengalir dari drain ke source,
kecuali satu saluran yang sangat sempit saja.
• Dalam saluran sempit tersebut hanya tinggal
beberapa muatan yang bisa bergerak dan
muatan tersebut bergerak pada saluran itu
dengan kecepatan tinggi yang didapatkan
karena adanya medan listrik yang besar di
daerah itu.
• Daerah dimana saluran n hampir hilang disebut
sebagai daerah “pinch off”.
 1. JFET
Dalam pengoperasian JFET saluran n:
• Operasi daerah pinch off tergantung dari voltase
gate-source dan hanya sedikit tergantung dari
voltase drain-source.
• Arus yang mengalir ditentukan oleh resistivitas
dalam daerah saluran n yang berada di luar
daerah pinch-off.
• Karena pada voltase gate-source yang konstan,
bentuk dan panjang dari daerah itu konstan dan
juga voltase yang terdapat di situ konstan
(perubahan voltase drain-source mengubahkan
voltase pada daerah pinch-off, tetapi tidak
mengubahkan voltase di luarnya), maka arus
yang mengalir hampir konstan.
• Kondisi ini disebut sebagai kondisi saturasi.
 1. JFET
Dalam pengoperasian JFET saluran n:
• Kalau voltase antara gate dan source bertambah
besar,
maka jumlah muatan yang terdapat dalam
saluran yang tinggal pada daerah pinch-off
semakin berkurang
sehingga medan listrik dan voltase di situ
semakin bertambah,
voltase di luar daerah pinch-off berkurang dan
arus juga akan berkurang dan arus juga akan
berkurang.
 1. JFET
KESIMPULAN
Sifat kerja JFET

1. Ketika voltase drain-source kecil dan voltase gate-

source kecil juga, belum terjadi pinch-off sehingga
sifat FET ditentukan oleh saluran n dengan
bentuk geometris tertentu.

Karena bentuk geometris dari saluran n tetap,

maka terdapat resistivitas tetap antara drain dan
source.

Hal ini berarti arus ID (arus drain/arus

pengosongan) yang mengalir masuk lewat drain
sebanding dengan voltase VDS antara drain dan
source (bersifat resistif/ohmic)
 1. JFET
KESIMPULAN
Sifat kerja JFET

2. Ketika voltase drain-source atau voltase gate-

source bertambah dan menjadi pinch-off, arus ID
dari drain ke source akan hampir konstan
terhadap perubahan voltase drain-source VDS.

Arus ID hanya akan tergantung dari besar

voltase VGS antara source dan gate, dimana gate
harus negatif terhadap source.
 1. JFET
KESIMPULAN
Sifat kerja JFET
Contoh grafik hubungan arus ID dengan tragangan
drain source VDS pada suatu transistor JFET:

Grafik disamping merupakan grafik

output suatu transistor dengan variasi
nilai VGS.
Grafik tersebut disebut:
Grafik Output FET/Drain Curves
 1. JFET
KESIMPULAN
Sifat kerja JFET
Contoh grafik hubungan arus ID dengan tragangan
drain source VDS pada suatu transistor JFET:
Pada voltase drain-source yang kecil,
arus naik dengan cepat dengan kenaikan
VDS sampai nilai arus tertentu,
kemudian arus menjadi hampir konstan
dan hanya naik sedikit ketika VDS
semakin besar.

Pada daerah ini nilai ID masih

tergantung nilai VDS,
transistor bersifat resistif, dan disebut
daerah ohmic
 1. JFET
KESIMPULAN
Sifat kerja JFET
Contoh grafik hubungan arus ID dengan tragangan
drain source VDS pada suatu transistor JFET:
Tegangan VDS dimana arus mulai
konstan disebut tengangan pinch-
off (VP)
VP adalah nilai saat arus mulai konstan
jika VGS diseting = 0V.
Daerah dalam grafik di mana ID konstan
disebut daerah saturasi / daerah
aktif.
Pada daerah ini JFET berperilaku seperti
sumber arus.
 1. JFET
KESIMPULAN
Sifat kerja JFET
Contoh grafik hubungan arus ID dengan tragangan
drain source VDS pada suatu transistor JFET:
Jika diseting nilai VGS = 0, ID yang
konstan saat saturasi ini disebut IDSS.

IDSS ini merupakan ID saturasi tertinggi

yang bisa diperoleh dibandingkan jika
VGS diseting dengan nilai lain.
 1. JFET
KESIMPULAN
Sifat kerja JFET
Contoh grafik hubungan arus ID dengan tragangan
drain source VDS pada suatu transistor JFET:
Jika diseting nilai VGS = -VP, maka
arus ID menjadi nol atau hampir
nol.
Hal ini bukan kebetulan, karena nilai
VGS dan VP keduanya sama-sama
merupakan nilai dimana daerah-
daerah pengosongan saling
menyentuh atau hampir menyentuh.
Nilai VGS dimana arus ID menjadi nol
atau hampir nol disebut VGS cut off
(VGS(off))
 1. JFET
KESIMPULAN
Sifat kerja JFET
Contoh grafik hubungan arus ID dengan tragangan
drain source VDS pada suatu transistor JFET:
Daerah saturasi/aktif berakhir saat
tercapai nilai voltase VDS tertentu
diamana arus menjadi sangat besar
secara drastis, maka ini disebut
tegangan breakdown (VDS(max)).
 1. JFET
KESIMPULAN
Sifat kerja JFET

Tegangan pinch-off (VP) membagi dua daerah operasi JFET: area yang hampir vertikal
yang disebut area ohmic, dan area yang hampir horisontal yang disebut area aktif.

Tegangan breakdown (VDSS) mengakhiri area aktif JFET.

 1. JFET
DAERAH OHMIC JFET
Ketika beroperasi pada daerah ohmic, JFET berperilaku seperti resistor, dimana
nilai resistansinya kira-kira:

Dimana:
RDS = resistansi ohmic JFET
VP = tegangan pinch-off (dapat dilihat dari datasheet)
IDSS = arus drain saat saturasi jika JFET yang dipakai diberi VGS = 0.
CONTOH
Suatu JFET dengan IDSS = 10 mA dan VP = 4 V,

Berapakah resistansi ohmicnya?

Berapa arus drainnya jika diberi VDS = 2 V (VGS = 0)?

VDS 2V
ID = = = 5mA
RDS 400Ω
 1. JFET
DAERAH OHMIC JFET
Ketika beroperasi pada daerah ohmic, JFET berperilaku seperti resistor, dimana
nilai resistansinya kira-kira:

Dimana:
RDS = resistansi ohmic JFET
VP = tegangan pinch-off (dapat dilihat dari datasheet)
IDSS = arus drain saat saturasi jika JFET yang dipakai diberi VGS = 0.
CONTOH
Suatu JFET dengan IDSS = 10 mA dan VP = 4 V,

VGS diset pada 0 Volt. Berapa arus drainnya jika diberi VDS = 5 V?

VGS = 0; VDS > VP I D = I DSS = 10mA

Diseting pada berapa voltasekah VGS untuk mendapatkan ID ≈ o?

I D = 0 → VGS = −VP = −4 V
 1. JFET
DAERAH OHMIC JFET
Ketika beroperasi pada daerah ohmic, JFET berperilaku seperti resistor, dimana
nilai resistansinya kira-kira:

Dimana:
RDS = resistansi ohmic JFET
VP = tegangan pinch-off (dapat dilihat dari datasheet)
IDSS = arus drain saat saturasi jika JFET yang dipakai diberi VGS = 0.

SOAL
Suatu JFET dengan IDSS = 6 mA dan VP = 3 V,
a. Berapakah resistansi ohmicnya?
b. Berapa arus drainnya jika diberi VDS = 1 V (VGS = 0)?
c. VGS diset pada 0 Volt. Berapa arus drainnya jika diberi VDS = 3.5 V?
d. Diseting pada berapa voltasekah VGS untuk mendapatkan ID ≈ o?
 1. JFET
DAERAH SATURASI JFET
Ketika dibias dalam area saturasi/area aktif, JFET berperilaku seperti sumber arus.
Besar arusnya tergantung nilai VGS yang diaplikasikan.
Hubungan antara ID dengan VGS pada suatu komponen JFET digambarkan dalam:
Kurva Transkonduktansi
Contoh pada suatu transistor JFET:

Dari kurva di kiri didapat

VGS vs. ID

Grafik Output FET Kurva Transkonduktansi

/Drain Curves
 1. JFET
DAERAH SATURASI JFET
Kurva Transkonduktansi

Secara umum:

Perhatikan bahwa kurva ini Setiap JFET mimiliki kurva seperti di atas.
tidak linier, karena arus naik
lebih cepat ketika VGS Titik-titik ujung pada kurva menunjukkan nilai:
• IDSS (arus ID saturasi jika VGS = 0), dan
mendekati nol.
• VGS(off) (tegangan gate-source dimana arus ID
menjadi nol).
 1. JFET
DAERAH SATURASI JFET
Kurva Transkonduktansi Nilai ID area saturasi untuk VGS tertentu adalah:
2
 VGS 

I D = I DSS 1 −
 V 
 GS ( off ) 

Karena adanya kuadat di rumus ini, JFET sering disebut

square-law devices (komponen hukum kuadrat).

Gambar di bawahnya merupakan hasil normalisasi kurva

transkonduktansi.
Normalisasi maksudnya grafik dilukiskan dengan rasio,
misalnnya ID/IDSS dan VGS/VGS(off).

Dinormalisasi: VGS 1
Titik setengah cut-off nya: =
VGS ( off ) 2
menghasilkan arus normalisasi: ID 1
=
I DSS 4
Dengan kata lain, ketika tegangan gate sebesar
setengah tegangan cut-off, arus drain (ID)
menjadi seperempat nilai maksimumnya.
 1. JFET
DAERAH SATURASI JFET

Contoh 1
Dari datasheet, diketahui JFET tipe 2N5951 memiliki nilai IDSS = 10 mA dan
VGS(off) = –3.5 V.
Hitung nilai arus drain/arus pengosongan (ID) untuk VGS = -3V saat saturasi!

Jawaban 2
 VGS 
VGS = −3 
I D = I DSS 1 −
 V 
 GS ( off ) 

2
 −3 
= 0.011 − 
 − 3.5 

= 0.204mA
Soal
Pada JFET yang disebut di atas, hitung nilai arus drainnya jika VGS = -2V saat
saturasi!
 1. JFET
DAERAH SATURASI JFET

Contoh 2
Sebuah JFET tipe 2N5459 memiliki VGS(off) = -8V dan IDSS = 16 mA.
Berapa arus ID-nya pada titik setengah cut-off?

Jawaban:
Saat VGS = ½ VGS(off)
arus ID = ¼ IDSS
Sehingga:
1 1
I D = I DSS = 16 mA = 4 mA
4 4

Soal
Sebuah JFET memiliki VGS(off) = -6V dan IDSS = 12 mA.
Berapa arus ID-nya pada titik setengah cut-off?
 1. JFET
DAERAH SATURASI JFET

Contoh 3
Sebuah JFET tipe 2N5668 memiliki VGS(off) = -4V dan IDSS = 5 mA.
Berapa tegangan gate dan arus drain pada titik setengah cut-off?

Jawaban:
Pada titik setengah cut-off:
− 4V
VGS = = −2V
2
dan arus drainnya:
5mA
ID = = 1.25mA
4
Soal
Sebuah JFET memiliki VGS(off) = -8V dan IDSS = 6mA.
Berapa tegangan gate dan arus drain pada titik setengah cut-off?
 1. JFET
BIAS pada JFET

JFET dapat dibias (diberi prategangan) dalam area ohmic maupun dalam area aktif.

Ketika dibias dalam area ohmic, JFET berperilaku seperti resistor.

Ketika dibias dalam area aktif, JFET berperilaku seperti sumber arus.

Dalam subbab ini akan dijelaskan terlebih dahulu bias gate, yang merupakan
metode yang digunakan untuk membias sebuah JFET dalam area ohmic.
 1. JFET
BIAS pada JFET
GATE BIAS
Gambar berikut merupakan rangkaian gate bias.

Tegangan negatif dari –VGG

diaplikasikan ke gate dengan
membias resistor RG.

Berarti VGS ≠ 0

Sehingga ID < IDSS
(IDSS adalah ID maksimal yang
diperoleh dengan men-short
gate dengan source
VGS = 0)
 1. JFET
BIAS pada JFET
GATE BIAS
Gambar berikut merupakan rangkaian gate bias.

Ketika arus mengalir melalui RD, nilai tegangan terminal drain:

VD = VDD − I D RD
VD
Contoh, jika VDD = 30V, ID = 3mA, dan RD = 2 kΩ,
Maka VD = 30V – 0.003A×2000 Ω = 30V – 6V =24V.

Pada gambar di samping, karena VS = 0
maka VDS = 24V

 1. JFET
BIAS pada JFET
GATE BIAS
Gambar berikut merupakan rangkaian gate bias.

Gate bias adalah cara terburuk untuk membias JFET

dalam daerah aktif karena point Q (titik
operasi/operating point) sangat tidak stabil.
Maksudnya, satu jenis JFET yang diproduksi secara
besar-besaran dapat memiliki nilai IDSS dan VGS(off)
yang berbeda antara satu komponen dengan
komponen lainnya.
Contoh, komponen JFET 2N5459 memiliki nilai IDSS
antara 4 s.d. 16 mA, dan VGS(off) antara -2 s.d. -8 V.
Misalkan diaplikasikan VGS = -1 V, tidak jelas berapa
nilai ID komponen tersebut, hanya diketahui bahwa
nilainya antara 1 mA s.d. 12.3 mA.
 1. JFET
BIAS pada JFET
GATE BIAS
Gambar berikut merupakan rangkaian gate bias.
Ketika sebuah JFET dibias dalam area ohmic, JFET
tersebut dapat diganti dengan sebuah resistor (RDS).
Dimana nilai RDS:

Dengan rangkaian equivalen ini, tegangan drain (VD)

dan arus drain (ID) dapat dihitung dengan mudah:
VDD
ID =
RD + RDS
Jika RDS jauh lebih kecil daripada RD, tegangan drain
nilainya hampir nol.

1. JFET
BIAS pada JFET
GATE BIAS
Contoh 1
Pada untai gate bias JFET berikut,
gate dibias dengan satu pulsa
tegangan seperti gambar di kiri.
A dan B adalah catatan waktu.
Hitung tegangan drain VD !
Jawaban
Untuk mengetahui nilai VD, maka perlu dicaritahu
dahulu dalam kondisi apa transistor JFET pada
untai.
Berdasarkan grafik outputnya, JFET setidaknya
memiliki 4 fase penting:
1. Fase ohmic

JFET berperilaku seperti resistor

Kondisi ini terjadi pd JFET jika diberikan VDS
cukup kecil, nilainya dibawah VP jika VGS = 0,
dan lebih rendah lagi jika VGS < 0.

Pada fase ini JFET dapat digantikan dengan
resistor yang setara resistansinya, dan ID
bernilai dibawah ID saturasi:

2
 V 
I D ≤ I DSS 1 − GS 
dari  V 
datasheet  GS ( off ) 
JFET
 Jawaban
1. JFET Untuk mengetahui nilai VD, maka perlu dicaritahu
BIAS pada JFET dahulu dalam kondisi apa transistor JFET pada
untai.
GATE BIAS
Contoh 1 Berdasarkan grafik outputnya, JFET setidaknya
Pada untai gate bias JFET berikut, memiliki 4 fase penting:
gate dibias dengan satu pulsa
tegangan seperti gambar di kiri. 2. Fase saturasi/aktif
A dan B adalah catatan waktu.
JFET berperilaku seperti sumber arus bebas
Hitung tegangan drain VD !
Kondisi ini terjadi pada JFET jika:
• VDS yang diberikan bernilai antara VP s.d.
VDSS (breakdown);
• atau jika perkiraan arus dari VDD yang
mengalir pada JFET (ID) bernilai lebih dari ID
saturasi berdasarkan nilai VGSnya.

Pada kondisi ini ID bernilai sama dengan ID
saturasi:
2
dari  V 
I D = I DSS 1 − GS 
datasheet  V 
JFET  GS ( off ) 

1. JFET
BIAS pada JFET
GATE BIAS
Contoh 1
Pada untai gate bias JFET berikut,
gate dibias dengan satu pulsa
tegangan seperti gambar di kiri.
A dan B adalah catatan waktu.
Hitung tegangan drain VD !
Jawaban
Untuk mengetahui nilai VD, maka perlu dicaritahu
dahulu dalam kondisi apa transistor JFET pada
untai.
Berdasarkan grafik outputnya, JFET setidaknya
memiliki 4 fase penting:
3. Fase Cut Off

JFET berperilaku seperti saklar terbuka

Tidak ada arus yang dilewatkan JFET pada
salurannya (ID = 0)

Kondisi ini terjadi pada JFET jika beda
tegangan antara gate dengan source sama
dengan atau lebih kecil dari VGS(off) (VGS ≤
VGS(off))
dimana VGS(off) = −VP

dari
datasheet
JFET

1. JFET
BIAS pada JFET
GATE BIAS
Contoh 1
Pada untai gate bias JFET berikut,
gate dibias dengan satu pulsa
tegangan seperti gambar di kiri.
A dan B adalah catatan waktu.
Hitung tegangan drain VD !
Jawaban
Untuk mengetahui nilai VD, maka perlu dicaritahu
dahulu dalam kondisi apa transistor JFET pada
untai.
Berdasarkan grafik outputnya, JFET setidaknya
memiliki 4 fase penting:
4. Fase Breakdown

JFET diberi tegangan VDS berlebih diluar
kemampuan kerjanya.

Arus ID melonjak naik

dari
datasheet
JFET

1. JFET
BIAS pada JFET
GATE BIAS
Contoh 1
Pada untai gate bias JFET berikut,
gate dibias dengan satu pulsa
tegangan seperti gambar di kiri.
A dan B adalah catatan waktu.
Hitung tegangan drain VD !
Jawaban
Pada untai di samping,
pada t < A dan pada t > B VG diberi tegangan -10V
Karena VS = 0
VGS = VG – VS = -10V
Sedangkan pada A < t < B VG diberi tegangan 0V
Selanjutnya akan dihitung nilai VD untuk masing-
masing tegangan VG yang diberikan.

1. JFET
BIAS pada JFET
GATE BIAS
Contoh 1
Pada untai gate bias JFET berikut,
gate dibias dengan satu pulsa
tegangan seperti gambar di kiri.
A dan B adalah catatan waktu.
Hitung tegangan drain VD !
Jawaban
Sebelum titik A (t < A) atau setelah titik B (t > B):
input tegangan VGS= –10V
Karena VP = 4V
VGS(off) = –4V.
VGS(off) atau VGS cut off adalah nilai VGS minimum
yang menyebabkan arus pada saluran/arus
drain ID menjadi nol (VGS ≤ VGS(off)
ID = 0)
(lihat lagi grafik output JFET pada slide sebelumnya)
VGS(off) nilainya adalah minus VP.

berarti JFET sedang cut off, karena tegangan VGS
yang diberikan lebih kecil dari VGS(off)-nya.

berarti arus ID = 0

Sehingga tidak ada arus yang mengalir pada RD

Maka tidak ada tegangan jatuh pada RD

Sehingga tegangan drainnya:
VD = VDD = 10V
(Ini untuk A > t atau t > B)

1. JFET
BIAS pada JFET
GATE BIAS
Contoh 1
Pada untai gate bias JFET berikut,
gate dibias dengan satu pulsa
tegangan seperti gambar di kiri.
A dan B adalah catatan waktu.
Hitung tegangan drain VD !
Jawaban
Sedangkan saat A < t < B, VGS = 0V:
JFET jelas tidak dalam keadaan cut off.
Fase apa yang sedang dialami JFET bergantung
pada seberapa besar arus ID yang mengalir.
Logikanya, jika transistor tidak dipakai (kaki RD
dihubungkan langsung ke ground), maka
resistansi yang ada hanyalah RD, sehingga arus
yang dihasilkan adalah
VDD − 0 10V
ID = = = 1mA
RD 10kΩ
Jika transistor dipakai, maka arus ID pasti lebih
rendah dari 1 mA karena dihubungkan dengan
JFET yang juga memiliki impedansi/resistansi.
Jika ID lebih rendah dari 1 mA, dari grafik output
pada VGS = 0 transistor dalam keadaan ohmic
(karena ID < IDSS)
Sehingga rangkaian JFET dapat direpresentasikan
sebagai resistor.
 Jawaban
1. JFET Sedangkan saat A < t < B, VGS = 0V:
BIAS pada JFET
Sehingga rangkaian equivalennya:
GATE BIAS
Contoh 1
Pada untai gate bias JFET berikut, Dimana resistansi JFET pada
gate dibias dengan satu pulsa area ohmic:
tegangan seperti gambar di kiri. 4V
= = 400Ω
A dan B adalah catatan waktu. 10mA
Hitung tegangan drain VD ! Sehingga tegangan drain VD:
RDS
VD = VDD
RD + RDS
400Ω
= 10V
10kΩ + 400Ω
= 0.385V
 Jawaban
1. JFET Sehingga nilai tegangan VD terhadap waktu A & B:
BIAS pada JFET
GATE BIAS
Contoh 1
Pada untai gate bias JFET berikut,
gate dibias dengan satu pulsa
Saat t < A atau t > B, nilai tegangan VD = 10V.
tegangan seperti gambar di kiri.
Saat A < t < B, nilai tegangan VD = 0.385V
A dan B adalah catatan waktu.
Hitung tegangan drain VD !
 1. JFET
BIAS pada JFET
GATE BIAS
SOAL
Pada untai gate bias JFET
disamping, gate dibias dengan satu
pulsa tegangan seperti gambar di
kiri.
A dan B adalah catatan waktu.
Buat grafik tegangan drain VD
terhadap waktu!
 Jawaban
a. Terminal S (source) dishort dengan ground,
1. JFET sehingga tegangan di S adalah sama dengan
BIAS pada JFET tegangan ground:

GATE BIAS VS = 0
Contoh 2
Pada untai gate bias JFET di b. Sambungan p-n pada gate JFET dibias mundur,
bawah ini, sehingga tidak ada arus di gate.
hitung: Berarti tegangan di gate:
a. VS
b. VG VG = − 2V
c. VGS c. Sehingga tegangan antara gate dengan source:
d. ID
e. VD VGS = VG − VS = −2V − 0 = −2V
f. VDS
 Jawaban
d. Arus ID nilainya tergantung kondisi JFET, apakah
1. JFET ohmic, saturasi, cut off, atau breakdown.
BIAS pada JFET
Dalam soal biasanya diberikan kondisi arus
GATE BIAS sebelum breakdown.
Contoh 2
Pada untai gate bias JFET di Dari data di gambar dan hasil perhitungan
bawah ini, sebelumnya, diketahui nilai VGS > −VP, maka
hitung: JFET tidak dalam keadaan cut off.
a. VS
b. VG
c. VGS
d. ID
e. VD
f. VDS
 Jawaban
d. Arus ID nilainya tergantung kondisi JFET, apakah
1. JFET ohmic, saturasi, cut off, atau breakdown.
BIAS pada JFET Jika JFET diasumsikan dalam keadaan ohmic,
GATE BIAS besar arusnya:
Contoh 2 16V − 0 16V
Pada untai gate bias JFET di ID = =
2kΩ + RDS 2kΩ + 0.8kΩ
bawah ini,
hitung: 16V 16V
a. VS = = = 5.714mA
2.8kΩ 2.8kΩ
b. VG
c. VGS Sedangkan untuk VGS = −2V, arus ID saturasinya
d. ID (arus maksimum sebelum breakdown) adalah:
2
e. VD  VGS  

I D = I DSS 1 −
f. VDS  V 
 GS ( off ) 
2
 − 2V 
= 10mA1 −  = 5.625mA
 − 8V 
VGS(off) = Arus saturasi lebih kecil dari ID ohmic yang
−8V diasumsikan, berarti JFET dalam kondisi
saturasi. Dan nilai arus ID adalah:
I D = 5.625mA
 Jawaban
e. Telah diketahui bahwa JFET dalam kondisi
1. JFET saturasi, juga telah diketahui nilai ID-nya.
BIAS pada JFET Sehingga tegangan pada drain adalah:

GATE BIAS
Contoh 2 VD = 16V − V2 kΩ = 16V − (I D × 2kΩ )
Pada untai gate bias JFET di
= 16V − (5.625mA × 2kΩ )
bawah ini,
hitung: = 16V − 11.25V = 4.75V
a. VS
b. VG f. Sehingga VDS bernilai:
c. VGS
d. ID
e. VD VDS = VD − VS = 4.75V − 0 = 4.75V
f. VDS
 1. JFET
BIAS pada JFET
GATE BIAS
SOAL
Pada untai gate bias JFET di samping,

hitung: VS, VG , VGS , ID , VD, VDS, jika:

a. VGG = 0V dan VDD = 15V
b. VGG = 2V dan VDD = 1.5V
c. VGG = 5V dan VDD = 2V
 1. JFET
BIAS pada JFET
SELF BIAS
Self bias atau prategangan diri merupakan cara lain untuk memberi
prategangan pada JFET, seperti pada rangkaian di samping.
Perhatikan bahwa hanya sumber tegangan drain yang digunakan;
tidak ada sumber tegangan di gate.
Gagasannya adalah menggunakan tegangan melintas tahanan
sumber RS untuk menghasilkan tegangan balik gerbang-sumber.
Ini adalah bentuk umpan balik setempat seperti yang digunakan pada
transistor bipolar.
Ingat bagaimana umpan balik ini bekerja, bila arus drain naik,
tegangan drop pada RS juga naik karena perkalian IDRS naik.
Ini menaikkan tegangan balik gerbang-sumber, yang menyebabkan
saluran menjadi lebih sempit dan mengurangi arus drain ID.
Pengaruh keseluruhannya adalah mengimbangi sebagian dari
kenaikan arus drain semula.
 1. JFET
BIAS pada JFET
SELF BIAS
Demikian pula, bila arus penguras turun, tegangan balik gerbang-
sumber turun dan saluran menjadi lebih lebar.
Hal ini memberi peluang bagi elektron-bebas untuk mengalir lebih
banyak, dan arus drain naik.
Dengan demikian mengimbangi sebagian dari penurunan arus drain
semula.
 1. JFET
BIAS pada JFET
SELF BIAS Tegangan antara gerbang-sumber
Rangkaian di samping gerbang diberi
prategangan balik, arus gerbang yang dapat
diabaikan melalui RG, dan dengan demikian
tegangan gerbang terhadap tanah adalah nol: VG = 0
Tegangan sumber terhadap tanah sama dengan
perkalian arus penguras dan reistansi sumber: VS = I D RS
Tegangan gate terhadap source sama dengan
tegangan di gate dikurangi tegangan di source: VGS = VG − VS
Ini berarti tegangan gerbang-sumber sama = 0 − I D RS
dengan harga negatif dari tegangan melintas
tahanan sumber. atau
Dengan demikian, makin besar arus drain, VGS = − I D RS
tegangan gerbang-sumber menjadi makin
negatif.
 1. JFET
− VGS
ID =
BIAS pada JFET RS
SELF BIAS Self Bias Line (garis prategangan diri)
Dari persamaan sebelumnya: VGS = − I D RS
− VGS
→ ID =
RS
Grafik dari persamaan ID di atas disebut garis prategangan diri.
Misalnya, bila RS = 500Ω, maka persamaan garis prategangan-
dirinya adalah: − VGS
ID =
500Ω
Bila VGS = 0, maka: I D = 0 500Ω = 0
1V
Bila VGS = -1V, arus drainnya adalah I D = = 2mA
500Ω
Jika VGS = -2V, maka 2V
ID = = 4mA
500Ω
Dapat dilihat bahwa arus drain ID naik secara LINIER
terhadap perubahan VGS.
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Dari persamaan sebelumnya: VGS = − I D RS
Dari persamaan ini pula, jika disubtitusikan ke rumus kurva
transkonduktansi:
2
 V 
I D = I DSS 1 − GS 
 V 
 GS ( off ) 

2
 − I D RS 
→ I D = I DSS 1 − 
 V 
 GS ( off ) 
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Gambar di bawah menunjukkan kurva transkonduktansi JFET
dengan IDSS = 4 mA dan VGS(off) = -2V.

Jika digambarkan ID dan VGS untuk

resistansi sumber sebesar 500Ω, akan
didapat garis prategangan diri.
Titik Q (Q point/quiescent point/dc
operating point) adalah titik
perpotongan antara lengkungan
transkonduktansi dan garis prategangan
diri.
Perhatikan bahwa arus drain ID pada titik
Q sedikit lebih kecil daripada 2 mA
(setengah IDSS).
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Gambar di bawah menunjukkan kurva transkonduktansi JFET
dengan IDSS = 4 mA dan VGS(off) = -2V.

Setiap rangkaian prategangan-diri

memiliki kurva transkonduktansi
dengan garis prategangan diri seperti
gambar di bawah.
Kemiringan garis prategangan diri adalah -
1/RS karena garis ini adalah grafik
Secara umum: hukum Ohm untuk resistansi RS.
Satu-satunya kondisi yang memenuhi
hukum Ohm sekaligus kurva
transkonduktansi adalah dengan titik Q,
yang terletak pada titik perpotongan
kedua garis tersebut.
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Pengaruh Resistansi Sumber
Gambar di samping memperlihatkan
perubahan titik Q bila resistansi sumber
diubah.
Bila RS besar, titik Q jauh di bawah kurva
tranksonduktansi dan arus drain kecil.
Bila RS kecil. Titik Q jauh di atas kurva
transkonduktansi dan arus drain besar.
Di antaranya, ada nilai RS optimum yang
menetapkan titik Q di sekitar tengah-
tengah lengkungan transkonduktansi.
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Analisis Grafis
Bila di datasheet suatu JFET terdapat kurva transkonduktansi
(kadang disebut karakteristik transfer), anda dapat menemukan
titik Q dari JFET berprategangan diri dengan urutan cara:
1. Pilih harga arus drain yang paling baik
2. Kalikan harga arus yang ditaksir
tersebut dengan -RS untuk
mendapatkan nilai VGS
3. Gambarkan titik koordinat arus yang
ditaksir dengan VGS hasil perhitungan
tersebut.
4. Tariklah garis dari titik yang telah
digambar tadi sampai ke titik nol
5. Bacalah koordinat titik Q
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Analisis Grafis
Bila di datasheet suatu JFET terdapat kurva transkonduktansi
(kadang disebut karakteristik transfer), anda dapat menemukan
titik Q dari JFET berprategangan diri dengan urutan cara:
CONTOH
Pada rangkaian self bias seperti pada gambar
di kiri, misalkan kita berikan RS = 470 Ω
dan transistor JFET dengan kurva
transkonduktansi pada gambar di kanan.
Kemudian dipilih nilai arus ID yang dirasa
paling baik, yaitu ½ IDSS, dari grafik = 5 mA.
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Analisis Grafis
Bila di datasheet suatu JFET terdapat kurva transkonduktansi
(kadang disebut karakteristik transfer), anda dapat menemukan
titik Q dari JFET berprategangan diri dengan urutan cara:
CONTOH
Sehingga tegangan jatuh yang melintas RS
dengan arus ID tersebut adalah
VS = I D RS = (5mA)(470Ω ) = 2.35V

Berarti VGS = -2.35V.

Kemudian dari titik origin tarik garis ke
koordinat nilai ID dan VGS tersebut.
Garis ini disebut garis prategangan diri.
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Analisis Grafis
Bila di datasheet suatu JFET terdapat kurva transkonduktansi
(kadang disebut karakteristik transfer), anda dapat menemukan
titik Q dari JFET berprategangan diri dengan urutan cara:
CONTOH
Perpotongan garis prategangan diri dengan
kurva transkonduktansi adalah titik Q.
Dari grafik di samping diketahui untuk
rangkaian yang dirancang dengan
spesifikasi tersebut sebelumnya, titik Q-nya
adalah:
I D = 4.3mA
VGS = −2V
Ini berarti JFET akan beroperasi pada area
ohmic jika arus ID ≤ 4.3 mA.
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Rancangan Grafis
Untuk merancang rangkaian prategangan diri, terterlebih dahulu
buat gambar garis prategangan diri sedemikan sehingga
perpotongannya dengan kurva transkonduktansi terletak di sekita
titik tengah lengkungan transkonduktansi tersebut.
Kemudian bacalah koordinat titik Q.
Perbandingan antara tegangan dan arus memberikan harga
rancangan RS s.b.b.:
− VGS
RS =
ID
Cara ini dilakukan untuk memilih harga RS yang baik untuk
rangkaian self bias.
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Rancangan yang baik
Cara lain dalam memilih harga RS untuk rangakaian prategangan
diri adalah dengan menarik garis prategangan diri dari titik origin
kurva transkonduktansi ke titik koordinat IDSS dan VGS(off).
Setiap titik pada garis prategangan diri harus
memenuhi hukum Ohm.
Jadi, dengan menggunakan koordinat-
koordinat titik IDSS dan VGS(off) didapat:
− VGS ( off )
RS =
I DSS
Jika persamaan ini dipenuhi, maka JFET yang
digunakan memiliki prategangan diri (self
bias) dengan titik Q di sekitar tengah-
tengah lengkungan transkonduktansi.
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Rancangan yang baik
Cara lain dalam memilih harga RS untuk rangakaian prategangan
diri adalah dengan menarik garis prategangan diri dari titik origin
kurva transkonduktansi ke titik koordinat IDSS dan VGS(off).
Contoh 1
VGS(off) = -6V dan IDSS = 10 mA, maka:
− (−6V )
RS = = 600Ω
10mA
Harga baku terdekat (di pasaran) adl. 620Ω.

Untuk R = 600 Ω,
Titik Q mendekati
pertengahan kurva
tranksonduktansi:
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Rancangan yang baik
Cara lain dalam memilih harga RS untuk rangakaian prategangan
diri adalah dengan menarik garis prategangan diri dari titik origin
kurva transkonduktansi ke titik koordinat IDSS dan VGS(off).
SOAL 1
Jika JFET dengan VGS(off) = -8V dan IDSS =
16 mA digunakan dalam rangkaian self bias,
berapa nilai resistansi sumber yang
sebaiknya dipilih?
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Rancangan yang baik
Cara lain dalam memilih harga RS untuk rangakaian prategangan
diri adalah dengan menarik garis prategangan diri dari titik origin
kurva transkonduktansi ke titik koordinat IDSS dan VGS(off).
SOAL 2
VGS(off) = -5V dan IDSS = 2.5mA, maka:

RS = ?
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Toleransi
Karena besarnya perbedaan nilai IDSS dan VGS(off) dalam sekali
produksi satu jenis komponen JFET, maka nilai resistansi sumber
RS yang dipilih adalah nilai rata-rata RS maksimum dan RS
minimum.
Contoh 2, dari datasheet JFET tipe 2N5486 diketahui:
− (−2V )
IDSS VGS(off) RS = = 250Ω
8mA
Minimum 8 mA -2 V dan
Maksimum 20 mA -6 V − (−6V )
RS = = 300Ω
20mA
Sehingga harga rata-ratanya adl. 275Ω.
Harga baku yang terdekat adalah 270Ω,
yang akan menghasilkan titik Q di sekitar
tengah-tengah dari kedua kurva
transkonduktansinya.
 1. JFET
BIAS pada JFET
SELF BIAS Self Bias Line (garis prategangan diri)
Toleransi
Karena besarnya perbedaan nilai IDSS dan VGS(off) dalam sekali
produksi satu jenis komponen JFET, maka nilai resistansi sumber
RS yang dipilih adalah nilai rata-rata RS maksimum dan RS
minimum.
SOAL
dari datasheet JFET diketahui:

IDSS VGS(off)
Minimum 16 mA -4 V
Maksimum 30 mA -6 V

Berapa nilai RS yang akan menghasilkan titik Q di sekitar tengah-

tengah dari kedua kurva transkonduktansinya?
 1. JFET
BIAS pada JFET
SELF BIAS Contoh 3
Grafik di bawah menunjukkan kurva transkonduktansi JFET 2N5457.
Bila JFET digunakan dalam rangkaian self bias:
a. Berapakah arus & tegangan tenang (ID dan VGS) jika RS = 100 Ω?
b. Berapa bila RS 1 kΩ?
c. Berapa harga resistansi sumber yang baik?
Jawaban a:
Misal ID = 5 mA,
Maka pada untai self bias:
VGS = − RS I D = −(100Ω )(5mA) = −0.5V
Setelah dibuat garis prategangan diri
berdasarkan ID dan VGS tersebut,
didapat perpotongan dengan kurva
transkonduktansi (titik Q) dengan:

I D ≅ 3.33mA dan VGS ≅ −0.32V

 1. JFET
BIAS pada JFET
SELF BIAS Contoh 3
Grafik di bawah menunjukkan kurva transkonduktansi JFET 2N5457.
Bila JFET digunakan dalam rangkaian self bias:
a. Berapakah arus & tegangan tenang (ID dan VGS) jika RS = 100 Ω?
b. Berapa bila RS 1 kΩ?
c. Berapa harga resistansi sumber yang baik?
Jawaban b:
Misal ID = 2.5 mA,
Maka pada untai self bias:
VGS = − RS I D = −(1kΩ )(2.5mA) = −2.5V
Setelah dibuat garis prategangan diri
berdasarkan ID dan VGS tersebut,
didapat perpotongan dengan kurva
transkonduktansi (titik Q) dengan:

I D ≅ 1.2mA dan VGS ≅ −1.1V

 1. JFET
BIAS pada JFET
SELF BIAS Contoh 3
Grafik di bawah menunjukkan kurva transkonduktansi JFET 2N5457.
Bila JFET digunakan dalam rangkaian self bias:
a. Berapakah arus & tegangan tenang (ID dan VGS) jika RS = 100 Ω?
b. Berapa bila RS 1 kΩ?
c. Berapa harga resistansi sumber yang baik?
Jawaban c:
Untuk mendapatkan harga resistansi
terbaik, ditarik garis prategangan diri
dari origin ke koordinat (VGS(off), IDSS).
Kemudian dari perpotongannya
dengan kuva transkonduktansi di
dapat titik Q dengan:
I D ≅ 1.9mA dan VGS ≅ −0.75V
Sehingga resistansi sumber yang baik
adalah: − (−0.75V )
RS = = 395Ω
1.9mA
 1. JFET
BIAS pada JFET
SELF BIAS
Contoh 4
Pada untai berikut berapa nilai RS yang baik?
Jawaban
untai self bias akan bekerja dengan baik jika nilai RS:
− VGS ( off )
RS =
I DSS
Karena VGS(off) = -VP, berarti RS yang digunakan bernilai
sama dengan resistansi ohmic JFET:
− VGS ( off ) VP 4V
RS = = = = 400Ω
I DSS I DSS 10mA
 1. JFET
BIAS pada JFET
SELF BIAS
SOAL
Pada untai berikut berapa nilai RS yang baik?
 Pada untai self bias di bawah, tentukan:
1. JFET a. VGS berdasarkan titik Q (VGSQ)
b. ID berdasarkan titik Q
BIAS pada JFET
c. VD
SELF BIAS d. VS
Contoh 5 e. VDS
f. VG
 a. VGS berdasarkan titik Q (VGSQ)
1. JFET Pada untai di samping, tegangan antara gate
dengan source (VGS pada untai self bias)
BIAS pada JFET adalah:
SELF BIAS
V = −I R
GS D S

Contoh 5 Dari gambar diketahui RS = 1kΩ, sehingga:

VGS = − I D (1kΩ )
Maka dapat digambar garis prategangan diri:
Dari perpotongannya
dengan kurva
transkonduktansi
JFET didapat nilai
VGSQ = −2.6V
 b. ID berdasarkan titik Q (IDQ)
1. JFET Dari perpotongan tadi didapat pula:
BIAS pada JFET
I DQ = 2.6mA Nilai ini tidak
SELF BIAS hanya dapat dicari
dengan melihat
Contoh 5 pada grafik, tetapi
dapat juga dicari
menggunakan
rumus: 2
 −I R 
→ I D = I DSS 1 − D S 
 V 
 GS ( off ) 
 c. VD
1. JFET Dari nilai ID yang telah diketahui, didapat:
BIAS pada JFET
VD = VDD − I D RD
SELF BIAS
Contoh 5 = 20V − 2.6mA(3.3kΩ )
= 11.42V
 d. VS
1. JFET Dari nilai ID yang telah diketahui, didapat:
BIAS pada JFET
VS = I D RS
SELF BIAS
Contoh 5
= (2.6mA)(1kΩ )
= 2.6V
 e. VDS
1. JFET Dari nilai ID yang telah diketahui, didapat:
BIAS pada JFET
VDS = VD − VS
SELF BIAS
= 11.42V − 2.6V
Contoh 5
= 8.82V

Atau:
VDS = (VDD − I D RD ) − VS
= (VDD − I D RD ) − I D RS

= VDD − I D (RD + RS )
= 20V − 2.6mA(1kΩ + 3.3kΩ )
= 20V − 11.18V
= 8.82V
 f. VG
1. JFET Dari nilai ID yang telah diketahui, didapat:
BIAS pada JFET
VG = 0V
SELF BIAS
Contoh 5
 1. JFET
BIAS pada JFET
SELF BIAS
Latihan SOAL
Pada gambar di samping:
a. Jika arus ID = 1.5 mA, berapakah nilai VGS dan VDS?

b. Jika tegangan jatuh pada resistor 1KΩ adalah 1,2V,

berapa beda tegangan antara terminal drain
dengan ground?
 1. JFET
BIAS pada JFET
VOLTAGE DEVIDER BIAS
Voltage devider bias atau prategangan pembagi tegangan adalah
salah satu cara untuk mencari titik Q yang lebih baik pada
untai JFET.
(titik Q = kondisi yg bisa dipenuhi untai berdasarkan
perpotongan kurva-kurva karakteristik JFET)
Gambar di samping merupakan untai voltage devider bias.
Tegangan drain VD adalah:
VD = VDD − I D RD
Sedangkan tegangan pada gate (VG) dapat dihitung dengan
rumus pembagi tegangan berikut:
R2
VG = VDD
R1 + R2
Tegangan VG merupakan beda tegangan antara gate dengan
tanah.
 1. JFET
BIAS pada JFET
VOLTAGE DEVIDER BIAS
Sedangkan tegangan antara gate dengan source (VGS) adalah:
VGS = VG − VS
Sehingga tegangan source:
VS = VG − VGS
Dari rumus di atas, maka arus yang melewati RS yang juga
melewati RD (karena JFET adalah saluran arus) adalah:
VG − VGS VG
ID = IS = ≈
kurva transkonduktansi 2 RS RS
 V 
I D = I DSS 1 − GS  Di rumus di atas VGS dapat diabaikan jika nilai VG jauh lebih
 V 
 GS ( off ) 
besar.

dalam hal ini jika dalam satu produksi 1 tipe JFET secara
besar-besaran terdapat perbedaan karakteristik kurva
transkonduktansi, menjadi tidak masalah, karena arus drain ID
Garis VG − VGS yang dihasilkan tidak terlalu berbeda satu dengan yang lain,
I
beban dc: D =
R S
seperti gambar di samping.
 1. JFET
BIAS pada JFET
VOLTAGE DEVIDER BIAS
Gambar di bawah ini menunjukkan garis beban dc pada grafik
output JFET untuk untai bias pembagi tegangan.
VDD − 0 =
I S RS + VDS + I D RD
→ VDD = I S RS + VDS + I D RD
→ VDD = I D (RS + RD ) + VDS
→ VDD = I D RS + VDS + I D RD
Jika digunakan sebagai penguat
(amplifier):

titik Q harus berada pada
daerah aktif.

Ini artinya VDS harus lebih
besar dari IDRDS (area aktif)
dan kurang dari VDD (cut off)

Ketika diset VDD besar, untai
ini dapat memberikan titik Q
yang stabil.
VDD − VDS
Garis beban dc bias pembagi tegangan:
→ ID =
RS + RD VDD , RS, & RD konstan
 1. JFET
BIAS pada JFET
VOLTAGE DEVIDER BIAS
Ketika akurasi yang lebih baik dibutuhkan dalam
mendeterminasikan titik Q, digunakanlah metode grafis.
Metode ini berguna khususnya jika terdapat perbedaan yang
cukup besar antara nilai minimum dan maksimum VGS pada
datasheet satu jenis JFET.
Pada untai ini, dari persamaan yg telah dijelaskan sebelumnya :

VG − VGS
ID =
Dari sini dapat RS
didefinisikan titik Q
yang lebih akurat: