BAB V

RANGKAIAN KOMBINASIONAL
Kompetensi dasar :
Setelah mempelajari bab rangkaian kombinasional ini diharapkan memahami
tentang cara kerja dari rangkaian kombinasional yaitu rangkaian yang outputnya
langsung tergantung dari inputnya, disini dibahas untuk Small Scale Integration,
Medium Scale Integration dan Large Scale Integration.
Indikator :
Setelah mempelajari bab ini mahasiswa mengerti tentang rangkaian
kombinasional skala kecil, medium dan skala besar, seperti :
- Penjumlah (adder) yaitu half adder dan full adder
- Empat bit Full adder
- Decoder
- Demultiplexer (Demux)
- Encoder dan Multiplexer.

5.1. RANGKAIAN KOMBINASIONAL

Komponen yang digunakan untuk membentuk sistem digital dibuat dalam paket-
paket IC (Integrated Circuit) . Rangkaian SSI (Small Scale Integration) berisi hanya
beberapa gate atau flip-flop dalam satu paket. MSI (Medium Scale Integration) adalah
berupa suatu peralatan yang mempunyai fungsi khusus (specific), contoh : decoder,
multiplexer, ROM, dll. Dan LSI (Large Scale Integration) berupa peralatan modul
komputer mikro yang cukup lengkap.
Ada beberapa rangkaian MSI dan LSI yang dapat diaplikasikan langsung ke desain
dan pengembangan dari rangkaian kombinasional. Teknik-teknik ini menggunakan
prinsip-prinsip umum dari decoder, multiplexer, Read Only Memory (ROM),
programmable logic array (PLA). Keempat IC tersebut memiliki aplikasi yang sangat
luas.

5.2. PENJUMLAH (ADDER)

Digital komputer menampilkan bermacam-macam pemrosesan informasi. Fungsi
dasar yang ada diantaranya adalah macam-macam operasi aritmatika. Operasi
aritmatika yang paling dasar adalah penjumlahan dua digit biner.

TEKNIK DIGITAL 58
Penjumlahan sederhana terdiri dari 4 kemungkinan :

0 + 0 = 0 ------- 1 digit
0 + 1 = 1 ------- 1 digit
1 + 0 = 1 ------- 1 digit
1 + 1 = 10 ------- 2 digit

Rangakaian kombinasi yang menampilkan penjumlahan dari 2 bit disebut penjumlah

setengah (Half Adder). Dan yang menampilkan penjumlahan 3 bit disebut penjumlah
penuh (Full Adder).
Kenyataannya full adder dapat dibentuk dari 2 half adder dan 1 OR Gate.

5.2.1. Half Adder

Dari keterangan global tentang half adder diatas, kita dapat melihat bahwa
rangkaian ini membutuhkan 2 input biner dan 2 output biner. Variabel input terdiri
dari bit yang akan dijumlahkan (AUGEND), dan bit yang penjumlah (ADDEN). Dan
variabel output terdiri dari hasil penjumlahan / SUM (S) dan carry (C).
Jika 2 bit input kita beri simbol x dan y, sedangkan outputnya adalah S (hasil
penjumlahan) dan C (carry). Kemudian kita buat truth table seperti dibawah ini :

x y C S

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

Persamaan fungsi boolean untuk 2 output dapat ditentukan daru truth table :

S = x’y + xy’ = x  y
C = xy
Dan rangkaian logikanya dapat ditunjukkan pada diagram dibawah ini :

TEKNIK DIGITAL 59
 x
S
y

Gambar 5.1. Rangkaian Half Adder

Dan disimbolkan :

x y

HA

C S

Gambar 5.2. Simbol Half Adder

5.2.2. Full Adder

Full Adder adalah suatu rangkaian kombinasi yang membentuk penjumlahan
aritmatik dari 3 bit input. Ini terdiri dari 3 Input dan 2 Output. Kedua outputnya
disimbolkan dengan S untuk hasil penjumlahan (Sum) dan C untuk Carry.

TEKNIK DIGITAL 60
Maka truth table untuk full adder adalah sebagai berikut :

x y Z C S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Hubungan input output dari rangkaian full adder dapat diekspresikan dalam 2 fungsi
boolean (satu untuk setiap fungsi membutuhkan metode map untuk penyederhanaan).

Untuk Output S =
yz
x 00 01 11 10
0 1 1 x’y

1 1 1 xy’

S = xy’z + x’yz’ + xy’z’ + xyz

Untuk Output C =
yz
x 00 01 11 10
0 1 yz

1 1 1 1 xy
xz
C = xy + xz + yz

Dari hasil penyederhanaan dengan menggunakan mapping ini yang berupa

persamaan dalam bentuk Sum Of Product (SOP) sudah tidak dapat disederhanakan
lagi, hal ini menyebabkan jumlah gerbang yang digunakan menjadi relatif banyak
sehingga kurang effisien.

TEKNIK DIGITAL 61
Bentuk konfigurasi yang lain dari full adder dapat dikembangkan dengan pendekatan
prosedur matematis (penjumlahan 3 buah bilangan 1 bit), sehingga didapatkan full
adder dapat dibentuk dari 2 (dua) half Adder dan 1 (satu) OR gate seperti gambar
dibawah ini.

x
y S
z

Gambar. 5.3. Rangkaian Full Adder

Sehingga didapat persamaan dari rangkaian (gambar 5.1.3) full adder adalah sebagai
berikut :
S = z  (x  y )
C = z(xy’ + x’y) + xy

Dan disimbolkan seperti gambar dibawah ini :

Gambar 5.4. Simbol Full Adder
x y

Cout FA Cin

Persamaan yang dihasilkan dari 2 pendekatan tersebut yaitu dengan mapping dan
prosedur matematis adalah sama, hal ini dapat dibuktikan dibawah ini :

Hasil Penjumlahan S :

S = z  (x  y)

TEKNIK DIGITAL 62
 = z’ ( x’y + xy’ ) + z ( x’y + xy’)
= z’ ( x’y + xy’ ) + z [ (x’y)’ . (xy’)’ ]
= z’ ( x’y + xy’ ) + z [ (x + y’) . (x’ + y) ]
= z’ ( x’y + xy’ ) + z ( xx’ + xy + x’y’ + yy’ )
= z’ ( x’y + xy’ ) + z ( xy + x’y’ )
= x’yz’ + xy’z’ + x’y’ z + xyz

dan Output Carry ( C ) :

C = z ( x’y + xy’ ) + xy
= xy’z + x’yz + xy

5.3. EMPAT BIT FULL ADDER

Pada sub-bab diatas telah dibahas maslah full adder yang membentuk penjumlah
2 bit dan carry yang timbul sebelumnya. Dua bilangan biner dari n-bit, setiap bitnya
dapat ditambahkan dengan menggunakan rangkaian tersebut. Untuk memperlihatkan
sistem penjumlahan ini, marilah kita lihat contoh berikut :

Misalnya :
A = 1 0 1 1
B = 0 0 1 1 , maka
S = 1 1 1 0

Metode penjumlahan ini dapat ditunjukkan dibawah ini :

TEKNIK DIGITAL 63
Subscript i 4 3 2 1 Simbol Full Adder

- Carry Input (Cin) 0 1 1 0 Ci z

- Yang dijumlahkan 1 0 1 1 Ai x

- Penjumlah 0 0 1 1 Bi + y

- Hasil Penjumlahan (S) 1 1 1 0 Si S

- Carry Output (Cout) 0 0 1 1 Ci+1 C

Rangkaian dari penjumlah ini dapat dibentuk dengan beberapa Full Adder (sesuai
dengan jumlah bit yang dijumlahkan) yang dihubungkan secara cascade, dengan carry
output dari suatu full adder dihubungkan ke carry input dari full adder berikutnya :

x3 y3 x2 y2 x1 y1 x0 y0

Cout FA FA FA FA Cin

S3 S2 S1 S0

Gambar 5.5. Rangakaian 4 bit Full Adder

Jika rangkaian 4-bit Full Adder ini dikemas dalam paket IC, maka IC ini mempunyai
4 (empat) terminal untuk bit yang dijumlahkan dan 4 (empat) terminal untuk bit-bit
penjumlah, dan 2 terminal untuk carry input dan carry output. Dan 4-bit Full Adder
telah dibentuk dalam IC TTL 74283.

TEKNIK DIGITAL 64
 x3 y3 x2 y2 x1 y1 x0 y0

Cout FA 4 BIT
F A FULL ADDER
FA FA Cin

S3 S2 S1 S0

Gambar 5.6. Blok Diagram 4-bit Full Adder (IC TTL 74283)

TEKNIK DIGITAL 65
5.4. DECODER

Decoder adalah suatu rangkaian kombinasional yang mengkonversikan informasi

biner dari n jalur input ke maksimum 2n terminal output.

Decoder yang dimaksud adalah biasa disebut decoder n ke m jalur dimana m  2n ,

dan ini bertujuan untuk membangkitkan output 2n (atau kurang) dari n variabel
input. Decoder ini juga banyak digunakan pada konversi kode seperti decoder BCD to
7-Segment.

Gambar 5.7. Decoder 3 - 8 Jalur

D0 = x'y'z'

D1 = x'y'z

x
D2 = x'yz'

y
D3 = x'yz

z
D4 = xy'z'

D5 = xy'z

D6 = xyz'

D7 = xyz

Enable

TEKNIK DIGITAL 66
Sebagai contoh, amati rangkaian decoder 3 ke 8 jalur seperti terlihat pada gambar
5.4.1. Untuk 3 buah input yang dikodekan dalam 8 output, setiap output mewakili satu
kombinasi input.

Ada 3 gerbang not yang berfungsi sebagai inverter dan 8 gerbang NAND untuk
membangkitkan setiap kombinasi input. Aplikasi khusus dari rangkaian ini adalah
untuk mengkonversikan BCD ke Oktal. Variabel input mewakili sebuah bilangan
biner dan outputnya akan mewakili 8 digit dalam sistem oktal. Dekoder 3 ke 8 jalur
ini telah dibuat dalam satu paket IC TTL tipe 74 138, dengan tabel kebenaran seperti
dibawah ini.

TABEL 5.4.1. Truth Tabel dari Decoder 3 ke 8 Jalur

Input Output

x Y z D0 D1 D2 D3 D4 D5 D6 D7

0 0 0 0 1 1 1 1 1 1 1
0 0 1 1 0 1 1 1 1 1 1
0 1 0 1 1 0 1 1 1 1 1
0 1 1 1 1 1 0 1 1 1 1
1 0 0 1 1 1 1 0 1 1 1
1 0 1 1 1 1 1 1 0 1 1
1 1 0 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 1 0

TEKNIK DIGITAL 67
Latihan 5.1.

Desain sebuah decoder dari BCD ke Desimal , dalam hal ini adalah 10 digit desimal
yang diekspresikan dalam BCD (4 bit).
Maka Decoder tersebut akan membentuk 4 ke 10 jalur ( Decoder BCD ke Desimal).
Dengan ketentuan menggunakan tabel kebenaran berikut ini.
TABEL 5.3.2. Truth Tabel Decoder 4 ke 10 Jalur

Input Output

W X Y Z

0 0 0 0 D0
0 0 0 1 D1
0 0 1 0 D2
0 0 1 1 D3
0 1 0 0 D4
0 1 0 1 D5
0 1 1 0 D6
0 1 1 1 D7
1 0 0 0 D8
1 0 0 1 D9
1 0 1 0 Don’t Care
1 0 1 1 Don’t Care
1 1 0 0 Don’t Care
1 1 0 1 Don’t Care
1 1 1 0 Don’t Care
1 1 1 1 Don’t Care

Untuk memudahkan penggambaran perlu dilakukan penyederhanaan dengan metode

mapping.

YZ
WX 00 01 11 10
00 D0 D1 D3 D2

TEKNIK DIGITAL 68
 01 D4 D5 D7 D6

11 X X X X

10 D8 D9 X X

Contoh penyederhanaan :

D3 = X’ YZ
D8 = WZ’
D9 = WZ

Sedangkan Decoder BCD ke Desimal ini sudah dikemas dalam IC TTL dengan tipe
74 42.

5.5. DEMULTIPLEXER (DEMUX)

Beberapa IC decoder disusun dari beberapa gerbang NAND karena gerbang NAND
memiliki 2 (dua) operasi yaitu operasi AND dan operasi NOT (pembalikan), ini
membuat semakin murahnya harga IC.

Kebanyakan IC decoder mempunyai 1 (satu) Enable input (mengaktifkan rangkaian)

atau untuk mengontrol operasi dari rangkaian tersebut.

Sebuah decoder 3 ke 8 jalur dengan sebuah enable input yang dibentuk dari gerbang
NAND dapat diperlihatkan pada gambar 8.1. dengan truth table yang ada pada
TABEL 5.5.1. dibawah ini.

TABEL 5.5.1. Truth Tabel Decoder 3 ke 8 jalur dengan Enable

Enable Input Output

x y z D0 D1 D2 D3 D4 D5 D6 D7
(En)

TEKNIK DIGITAL 69
 1 x x x 1 1 1 1 1 1 1 1
0 0 0 0 0 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1
0 1 1 0 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 0

Semua output akan berlogika ‘1’ jika Enable input (En) berlogika ‘1’ untuk semua
kombinasi input (x, y, ,dan z). Jika Enable (En) berlogika ‘0’ maka rangkaian ini
beroperasi seperti decoder biasa. Ini menunjukkan bahwa Enable input tersebut adalh
aktif rendah (low) atau akan aktif apabila diberikan logika ‘0’.

Decoder dengan 1 (satu) Enable input dapat berfungsi sebagai DEMULTIPLEXER

(DEMUX).

Demultiplexer adalah suatu rangkaian yang menerima informasi dari satu jalur (satu
terminal) dan mentransfer informasitersebut ke salah satu dari 2 n kemungkinan jalur
output. Perubahan fungsi dari Decoder menjadi Demultiplexer dapat dilihat pada blok
diagram dibawah ini menggunakan Decoder 2 ke 4 jalur.

TEKNIK DIGITAL 70
 D0 D0
x
DECODER D1 D1
DEMULTIPLEXER
2 TO 4 LINE En 1 TO 4 LINE
D2 D2
y
D3 D3

En
x y

DECODER DENGAN ENABLE DEMULTIPLEXER

Gambar 5.8. Blok Diagram Perubahan fungsi Decoder ke Demultiplexer

Decoder 2 ke 4 jalur dapat berfungsi sebagai Demultiplexer jika Enable input

digunakan sebagai jalur input dan terminal input x dan y digunakan sebagai jalur
seleksi.
Rangkaian Decoder / Demultiplexer dapat dihubungkan bersama untuk membentuk
rangkaian Decoder yang lebih besar. Gambar dibawah ini menunjukkan dua buah
Decoder 2 ke 4 jalur dengan enable input yang dihubungkan bersama untuk
membentuk Decoder 3 ke 8 jalur.

A
MSB D0
x
B
DECODER D1
y 2 TO 4 LINE
C D2

D3

En

D4
x
DECODER D5
2 TO 4 LINE
y D6

D7

En

Gambar 5.9. Decoder 3 ke 8 yang terbentuk dari 2 buah decoder 2 ke 4 jalur.

TEKNIK DIGITAL 71
5.6. ENCODER

Encoder adalah suatu fungsi digital yang mempunyai operasi kebalikan dari
Decoder. Encoder mempunyai 2n (atau kurang) jalur input dan n jalur output

membangkitkan kode biner untuk 2n variable input.

Satu contoh Encoder dapat dilihat pada gambar 8.4, yaitu Encoder oktal ke biner
memiliki 8 input dan 3 output yang membangkitkan bilangan biner tertentu.

Rangkaian ini dibentuk dengan menggunakan gerbang OR yang outputnya ditentukan

dari truth table pada Tabel 5.5.1.

D0 X = D4 + D5 + D6 + D7
D1
D2
D3 Y = D2 + D3 + D6 + D7
D4
D5
Z = D1 + D3 + D5 + D7
D6
D7

Gambar 5.10. Encoder Oktal ke Biner

TEKNIK DIGITAL 72
Tabel 5.6.1. Truth Table dari Encoder Oktal ke Biner.

INPUT OUTPUT
D0 D1 D2 D3 D4 D5 D6 D7 X Y Z

1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1

Encoder dalam gambar 5.5.1. ini mengasumsikan bahwa hanya satu jalur input sama
dengan ‘1’1 pada setiap waktu. Jika ada dua atau lebih logika ‘1’ maka rangkaian ini
tidak berarti.

Karena jika suatu rangkaian mempunyai 8 variabel input, maka akan mempunyai 28 =
256 kombinasi input. Sedangkan disini yang mempunyai arti hanya 8 kombinasi
input, kombinasi yang laian adalah pada kondisi diabaikan (don’t care).

5.7. MULTIPLEXER

Multiplexing berarti pengiriman (transmisi) satu unit informasi dalam jumlah

besar melalui jumlah chanel/jalur yang lebih sedikit.
Digital Multiplexer adalah suatu rangkaian kombinasional yang memilih informasi
biner dari beberapa jalur input dan mengeluarkan satu jalur output. Seleksi untuk jalur
input tertentu dikontrol oleh satu set jalur seleksi. Multiplexer 4 jalur ke 1 jalur adalah
ditunjukan pada gambar 5.7.1.

TEKNIK DIGITAL 73
 I0

I1
Y
I2

I3

S1
MULTIPLEXER 4 x 1
S0

Gambar 5.11. Rangkaian Logika dari Multiplexer 4 – 1 jalur.

I I0
N I1 MUX OUTPUT
P Y
U I2 4X1
T I3
S1 S0

JALUR SELEKSI

Gambar 5.12. Simbol Multiplexer 4 x 1.

TEKNIK DIGITAL 74
Tabel 5.7.1. Truth Table Multiplexer 4 x 1

S0 S1 Y

0 0 I0

0 1 I1

1 0 I2

1 1 I3

Setiap jalur input (I0 sampai dengan I3) dihubungkan ke salah satu input AND gate.
Jalur seleksi S0 dan S1 digunakan untuk memilih AND gate tertentu (lihat gambar
5.7.1.). Tabel kebenaran (truth table) 9.1. menunjukkan daftar input output untuk
setiap kombinasi input dari jalur seleksi.

Multiplexer juga bisa disebut pen-seleksi data (atau data selektor) karena rangkaian
ini memilih salah satu dari beberapa input dan mengontrol informasi biner ke jalur
output.

Pada umumnya, Multiplexer 2n ke 1 jalur disusun dari sebuah decoder n ke 2 n dan

ditambah dengan 2n jalur input untuk setiap input AND gate. Keluaran dari AND gate
itu dihubungkan ke input OR gate untuk membentuk satu jalur output. Multiplexer
biasa disebut dengan MUX.

5.8. IMPLEMENTASI ALJABAR BOOLEAN

Pada aplikasinya, multiplexer juga dapat digunakan untuk meng-implementasi-kan

aljabar Boolean dari n variabel dengan menggunakan 2n ke 1 Multiplexer.

Jika kita memiliki suatu fungsi boolean dengan n+1 variabel, maka kita pilih salah
satu variabel sebagai input multiplexer dari I0, I1, …,In-1, sedangkan sisanya

TEKNIK DIGITAL 75
dihubungkan dengan jalur seleksi. Dengan demikian , akan membentuk fungsi n
variabel dengan 2n ke 1 multiplexer (2n x 1 MUX).

Sebagai contoh :
Kita memiliki fungsi boolean F (A,B,C) =  (1, 3, 5, 6) Untuk meng-implementasi-
kan fungsi diatas, ikuti prosedur dibawah ini :
1. Fungsi diatas memiliki 3 variabel (A, B, dan C) dengan tabel kebenaran sebagai
berikut :

Minterm A B C F

0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 0

2. Pilih salah satu variabel sebagai input multiplexer, misalnya kita pilih variabel A
sebagai input multiplexer.
3. Maka variabel yang tersisa adalah 2 variabel yaitu variabel B (msb) dan C (lsb),
yang akan kita hubungkan ke jalur seleksi Multiplexer. Dari variabel yang tersisa
maka multiplexer yang tepat untuk dipakai adalah 2 n ke 1 dimana n = 2 (jumlah
variabel tersisa), maka multiplexer yang dipilih adalah 22 ke 1 MUX atau 4 x 1
MUX, dengan hubungan jalur seleksi S1 hihubungkan dengan variabel B dan S0
disambungkan ke variabel C.
4. Buat tabel implementasi dengan MUX 4x1 dan variabel terpilih adalah A.

I0 I1 I2 I3

A’ 0 1 2 3

TEKNIK DIGITAL 76
 A 4 5 6 7

5. Lingkarilah minterm yang berlogika ‘1’

I0 I1 I2 I3

A’ 0 1 2 3

A 4 5 6 7

0 1 A A’ ----- Hasil tabel implementasi

Dan hasil tabel implementasi dapat dibaca dengan ketentuan sebagai berikut :
a. Jika dalam 1 kolom input, kedua-duanya tidak dilingkari, maka terminal input
tersebut dihubungkan ke ‘0’.
b. Jika dalam 1 kolom input, kedua-duanya dilingkari, maka terminal input tersebut
dihubungkan ke ‘1’.
c. Jika dalam 1 kolom input, salah satu minterm yang dilingkari maka perlu dilihat
pada baris mana yang dilingkari. Jika yang dilingkari berada pada baris A’ maka
terminal input tersebut dihubungkan ke A’, begitu juga jika A, maka terminal input
tersebut dihubungkan ke A (lihat tabel implementasi).

TEKNIK DIGITAL 77
d. Gambarkan rangkaian hasil implementasi.

0 I0
1 I1 MUX F
Y
A I2 4X1
I3
S1 S0
B
C

Gambar 5.13. Rangkaian hasil implementasi dengan MUX 4x1.

5.9. RANGKUMAN
1. Half Adder , Dari keterangan global tentang half adder diatas, kita dapat melihat
bahwa rangkaian ini membutuhkan 2 input biner dan 2 output biner. Variabel input
terdiri dari bit yang akan dijumlahkan (AUGEND), dan bit yang penjumlah
(ADDEN).
Dan variabel output terdiri dari hasil penjumlahan / SUM (S) dan carry (C).
2. Full Adder adalah suatu rangkaian kombinasi yang membentuk penjumlahan
aritmatik dari 3 bit input. Ini terdiri dari 3 Input dan 2 Output. Kedua outputnya
disimbolkan dengan S untuk hasil penjumlahan (Sum) dan C untuk Carry.
3. Decoder adalah suatu rangkaian kombinasional yang mengkonversikan informasi
biner dari n jalur input ke maksimum 2n terminal output. Decoder dengan 1 (satu)
Enable input dapat berfungsi sebagai DEMULTIPLEXER (DEMUX).
4. Demultiplexer adalah suatu rangkaian yang menerima informasi dari satu jalur
(satu terminal) dan mentransfer informasitersebut ke salah satu dari 2n kemungkinan
jalur output.

TEKNIK DIGITAL 78