APRYANTO (M1A119005)
Tanggal Percobaan: 09/03/2021
TEP142-PRAKTIKUM RLTD
Program Studi Teknik Elektro Universitas Jambi
0 0 0 0 0 0
0 1 0 0 1 1
1 0 0 1 0 1
1 1 1 1 1 0
KESIMPULAN : Gerbang logika pertama adalah KESIMPULAN : : Gerbang logika ketiga adalah
gerbang AND yang mempunyai dua sinyal gerbang XOR yang mempunyai dua sinyal
masukan tetapi hanya menghasilkan satu sinyal masukan tetapi hanya menghasilkan satu sinyal
keluaran. Pada gerbang ini, bila sinyal keluaran keluaran. Adapun hasil percobaan yang dilakukan
tinggi, maka semua sinyal masukan harus tinggi. sesuai dengan teori dalam tabel kebenaran. Hasil
Adapun hasil percobaan yang dilakukan sesuai input 0 dan 0 menghasilkan output 0, input 0 dan 1
dengan teori dalam tabel kebenaran. Hasil input 0 atau 1 dan 0 menghasilkan output 1, serta input 1
dan 0 menghasilkan output 0, input 0 dan 1 atau 1 dan 1 menghasilkan output 0.
dan 0 menghasilkan output 0, serta input 1 dan 1 4. Gerbang Logika AND dengan 4 Masukan
menghasilkan output 1.
2. Gebang Logika OR
A B F=A+B
A B C D F=A.B.C.D
0 0 0
0 0 0 0 0
0 1 1
0 0 0 1 0
1 0 1
0 0 1 0 0
1 1 1
0 0 1 1 0
KESIMPULAN : Percobaan kedua, adalah gerbang
OR yang mempunyai dua sinyal masukan tetapi 0 1 0 0 0
hanya menghasilkan satu sinyal keluaran. Pada
gerbang ini, bila salah satu dari sinyal masukan 0 1 0 1 0
tinggi (1), maka sinyal keluaran akan menjadi tinggi
(1). Adapun hasil percobaan yang dilakukan sesuai 0 1 1 0 0
dengan teori dalam tabel kebenaran. Hasil input 0
dan 0 menghasilkan output 0, input 0 dan 1 atau 1 0 1 1 1 0
dan 0 menghasilkan output 1, serta input 1 dan 1
menghasilkan output 1. 1 0 0 0 0
3. Gerbang Logika XOR
1 0 0 1 0
2
Laporan Praktikum – Teknik Elektro Universitas Jambi
1 0 1 0 0 1 1 0 0 12
1 0 1 1 0 1 1 0 1 13
1 1 0 0 0 1 1 1 0 14
1 1 0 1 0 1 1 1 1 15
A1 A0 I3 I2 I1 I0 Y
0 0 X X X 0 0
D3 D2 D1 D0 Bentuk Display 0 0 X X X 1 1
0 0 0 0 0 0 1 X X 0 X 0
0 0 0 1 1 0 1 X X 1 X 1
0 0 1 0 2 1 0 X 0 X X 0
0 0 1 1 3 1 0 X 1 X X 1
0 1 0 0 4 1 1 0 X X X 0
0 1 0 1 5 1 1 1 X X X 1
1 0 1 1 11
3
Laporan Praktikum – Teknik Elektro Universitas Jambi
A1 A0 I Y3 Y2 Y1 Y0
Cin I1 I2 S Cout
0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 0
0 0 1 0 0 0 1 0 1 0 1 0
0 1 1 1 0
0 1 0 0 0 0 0 1 0 0 1 0
1 0 1 0 1
0 1 1 0 0 1 0 1 1 0 0 1
1 1 1 1 1
1 0 0 0 0 0 0
KESIMPULAN : Penjumlahan full adder
1 0 1 0 1 0 0 pada prinsipnya mengunakan dua buah
half adder dan sebuah gerbang or.
1 1 0 0 0 0 0
5. KESIMPULAN
1 1 1 1 0 0 0
1. APLIKASI SIMULASI RANGKAIAN
KESIMPULAN : Demultiplexer merupakan rangkaian GERBANG LOGIKA MENGGUNAKAN WEB
elektronika digital yang berguna untuk memproses “SIMULATOR.IO” SEBAGAI MEDIA
data. Demultiplexerpunya prinsip kerja dimana PEMBELAJARAN YANG TELAH DIBUAT
mempunyai satu input tetapi mempunyai banyak DAPAT MEMBERIKAN HASIL KELUARAN
output yang diberikan sesuai address yang YANG TEPAT BERDASARKAN
diberikan. PERHITUNGAN DARI TEORI-TEORI
RANGKAIAN DIGITAL YANG ADA.
8. Half Adder
6. GERBANG LOGIKA ADALAH SUATU
RANGKAIAN DIGITAL YANG MEMPUNYAI
SATU ATAU LEBIH INPUT TAPI HANYA
MENGHASILKAN SATU OUTPUT YANG
BERGANTUNG PADA SINYAL YANG
DIBERIKAN.
I1 I2 S C
7. TABEL KEBENARAN ADALAH TABEL
YANG BERISIKAN VARIABEL INPUT
0 0 0 0 (MASUKAN) YANG MENGHASILKAN
OUTPUT (KELUARAN) LOGIS DARI
0 1 1 0 SUATU SINYAL ELEKTRONIKA BERUPA
HIGH (1) ATUPUN LOW (0).
1 0 1 0
1 1 0 1
DAFTAR PUSTAKA
KESIMPULAN : Cara kerja rangkaian Half Adder
yaitu hanya menjumlahkan 2 buah bit masukan 1) Muhsin.2004. ELEKTRONIKA
danm e n g h a s i l k a n h a s i l j u m l a h a n d a n DIGITAL TEORI PENYELESAIANNYA.
carry. YOGYAKARTA : Graha Ilmu
2) https://123dok.com/document/q75x1vnz-
9. Full Adder laporan-praktikum-teknik-digital-
4
Laporan Praktikum – Teknik Elektro Universitas Jambi
lengkap.html (Diakses tanggal 10 Maret
2021 16.04 WIB).
3) http://repository.usu.ac.id/bitstream/han
dle/123456789/20664/Chapter
%20II.pdf?sequence=4&isAllowed=y
(Diakses tanggal 11 Maret 2021 15.59
WIB).
5
Laporan Praktikum – Teknik Elektro Universitas Jambi