MODUL 3 RANGKAIAN LOGIKA

Muhamad Rizky (2210631160052)

Asisten: Regita Aulia Safitri, Tyo Bima Pratama
Tanggal Percobaan: 06/10/2023
TLE61617-SISTEM DIGITAL
Laboratorium Dasar Teknik Elektro – Fakultas Teknik Unsika

Abstrak Gerbang Logika pada Rangkaian-rangkaian

Pada praktikum modul tiga terkait rangkaian logika
dilakukan lima kali percobaan. Praktik ini berfokus pada
konsep penyusunan rangkaian logika dengan menggunakan
gerbang logika universal. Gerbang universal itu ada dua yaitu
gerbang logika NAND dan NOR. Dimana setiap percobaan
satu sampai lima akan menyusun rangkaian logika yang ada
pada modul dan sesuai ketentuan yang diberikan oleh asisten
praktikum, kemudian setelah itu dilakukan simulasi
wavefrom atau diagram waktu, serta melakukan pengujian
melalui ALTERA DE1 yang hasil nya akan ditulis pada
tabel kebenran bagian output (F). Maka, nanti disetiap
percobaan akan menghasilkan sebuah persamaan logika
untuk membuktikan pengujian hasil ALTERA DE1.
Kata kunci: Gerbang Logika, Gerbang Universal,
NAND, NOR.
1. PENDAHULUAN
Gerbang logika adalah komponen elektronika
digital yang mengoperasikan rangkaian
menggunakan prinsip aljabar Boolean. Dalam ilmu
elektronik, masukan dan keluaran biasanya diukur
dalam voltase atau arus. Voltase ini seringkali
terhubung dengan sakelar,[1].
Dalam percobaan ini, kita akan menjelajahi
penggunaan gerbang logika universal ini untuk
merancang rangkaian logika yang lebih kompleks.
Kita akan belajar bagaimana menggabungkan
operasi logis yang berbeda untuk mencapai hasil
yang diinginkan, dan bagaimana merangkai
gerbang-gerbang tersebut untuk membentuk
rangkaian yang efektif dalam pemrosesan
informasi digital dan pada percobaan ini akan
melakukan pengujian dengan ALTERA DE1.
2. STUDI PUSTAKA
Pada bagian ini berisi penjelasan umum terkait
gerbang logika, gerbang universal serta penjelasan
terkait gerbang logika dan jenisnya, aljabar boolean
dan tabel kebenaran dan sebagainya..
2.1 ALJABAR BOOLEAN
Digital Elektronika. Boolean pada dasarnya
merupakan Tipe data yang hanya terdiri dari
dua nilai yaitu “True” dan “False” atau
“Tinggi” dan “Rendah” yang biasanya
dilambangkan dengan angka “1” dan “0”
pada Gerbang Logika ataupun bahasa
pemrograman komputer. Aljabar Boolean ini
pertama kali diperkenalkan oleh seorang
Matematikawan yang berasal dari Inggris
pada tahun 1854. Nama Boolean sendiri
diambil dari nama penemunya yaitu George
Boole,[2]
2.2 Gerbang Logika
Gerbang logika adalah penyusun
elektronika digital yang setiap cara kerja
rangkaian pada gerbang logika
menggunakan prinsip aljabar Boolean. Pada
dasarnya dalam ilmu elektromik suatu
masukan dan keluaran dibangun oleh yang
namanya voltase/arus, [1].
2.3 Gerbang Universal
Gerbang Universal adalah gerbang logika
yang dapat membentuk fungsi gerbang logika
dengan cara menyusun beberapa gerbang
yang sama. Gerbang Universal adalah salah
satu gerbang dasar yang dirangkai sehingga
menghasilkan output yang sama dengan
gerbang dasar lainnya. Adapun gerbang
universal tersebut adalah NAND Gate dan
NOR Gate,[3].
2.4 Tabel Kebenaran
Tabel kebenaran adalah sebuah tabel yang
digunakan untuk menampilkan nilai
kebenaran dari sebuah pernyataan. Tabel
kebenaran dapat dijelaskan sebagai tabel yang
berisikan kombinasi kombinasi variabel

Algebra adalah matematika yang digunakan

untuk menganalisis dan menyederhanakan

1
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
 masukan (input) yang menghasilkan keluaran Sedangkan output akan menghasilkan 0 jika
(output) yang logis [3] semua inputnya adalah bilangan biner 0, [5].

2.5 Logic 1 dan Logic 0

Dalam ilmu Elektronika Digital dikenal

dengan istilah Logic 1 dan Logic 0 dimana
angka-angka tersebut merupakan bilangan
Biner (Binary) yang mempunyai dua kondisi
yaitu 1 dan 0. Bilangan Biner tersebut dapat
dikonversi menjadi bilangan Desimal, Gambar 2.7 Simbol gerbang dan tabel kebenaran OR
bilangan Oktal, dan bilangan Heksadesimal.
Contoh, 1010 (Biner) - 10 (Desimal) - A 2.8 Gerbang NAND
(Heksadesimal)[4].
Gerbang NAND adalah gabungan dari
logic 1 adalah nilai Vcc (Tegangan sumber gerbang AND dan gerbang NOT. Karena itu
positif) sedangkan logic 0 adalah 0 Volt output yang dihasilkan dari gerbang NAND
(ground). Istilah lain logic 1 adalah High (H), ini adalah kebalikan dari gerbang AND, [5].
+Vcc, dan True; sedangkan istilah lain dari
logic 0 adalah Low (L), 0 Volt (Gnd), atau
False[4].

2.6 Gerbang logika AND

Gerbang AND ini memerlukan dua atau lebih

input untuk menghasilkan satu output. Jika
semua atau salah satu inputnya merupakan
bilangan biner 0, maka outputnya akan
menjadi 0. Sedangkan jika semua input adalah
bilangan biner 1, maka outputnya akan
menjadi 1, [5].
Gaambar 2.8 Simbol gerbang dan tabel kebenaran NAND
2.9 Gerbang NOR
Gerbang NOR adalah gabungan dari gerbang OR
dan gerbang NOT. Sehingga output yang
dihasilkan dari gerbang NOR ini adalah kebalikan
dari gerbang OR, [5].

Gambar 2.6 Simbol gerbang dan Tabel kebenaran AND

Gambar 2.9 Simbol gerbang dan Tabel kebenaran NOR

2.7 Gerbang OR

Gerbang OR memerlukan dua input untuk 2.10 Gerbang XOR

menghasilkan satu output. Gerbang OR ini
akan menghasilkan output 1 jika semua atau
salah satu input merupakan bilangan biner 1.
Gerbang XOR memerlukan dua input untuk
menghasilkan satu output. Jika input berbeda
(misalkan: input A=1, input B=0) maka output
yang dihasilkan adalah bilangan biner 1.
Sedangkan jika input adalah sama maka akan

2
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
 menghasilkan output dengan bilangan biner 0, memprogram FPGA sesuai dengan kebutuhan
[5]. praktikum kami.

Susun rangkaian
Buat project Lakukan simulasi
sesuai rangkaian
percobaan baru berdasarkan data
pada modul

Lakukan Pengujian Lengkapi

Gambar 2.10 Simbol Gerbang dan Tabel Kebenaran XOR Pada Altera DE 1
Tentukan pin diagram waktu
dan Catat Hasil
Pada Tabel planner sesuai hasil
2.11 Gerbang XNOR Pengujian simulasi

Gerbang XNOR ini memerlukan dua input

Gambar 3 Diagram percobaan
untuk menghasilkan satu output. Jika input
berbeda (misalkan: input A=1, input B=0)
maka output yang dihasilkan adalah bilangan 4. HASIL DAN ANALISIS
biner 0. Sedangkan jika input adalah sama
maka akan menghasilkan output dengan 4.1 Percobaan 1
bilangan biner 1, [5].

Gambar 4.1.1 Rangkaian logika M3P1

Gambar 2.11 Simbol Gerbang dan Tabel Kebenaran

XNOR

2.12 Gerbang NOT

Gerbang NOT ini berfungsi sebagai pembalik

keadaan. Jika input bernilai 1 maka
outputnya akan bernilai 0 dan begitu juga Gambar 4.1.2 Hasil simulasi waveform M3P1
sebaliknya, [5].

Gambar 2.12 Simbol Gerbang dan Tabel Kebenaran NOT

3. METODOLOGI
Di praktikum ini kami menggunakan aplikasi Gambar 4.1.3 Konfigurasi Pin Planner M3P1
quartus II menggunakan laptop dan juga Altera
DE1. , perangkat lunak yang sangat penting dalam
perancangan, implementasi, dan pemrograman
FPGA. Selain itu, kami akan menggunakan Altera
DE1, sebuah board pengembangan FPGA. Dengan
bantuan peralatan ini, kami berharap dapat
merancang, mengimplementasikan, dan

3
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA

Gambar 4.1.4 Rangkaian Akhir M3P1
Tabel 4.1.1 Tabel kebenaran M3P1
A B
0 0
0 1
1 0
memiliki bernilai 0 maka hasilnya juga tidak aktif
(0). Hal ini menunjukkan bahwa ketika kedua input
tidak aktif. Selanjutnya, pada baris kedua dan
ketiga, keluaran F menjadi aktif (nilai 1) bila salah
satu masukan A atau B aktif (nilai 1). Outputnya
adalah 1 jika setidaknya salah satu dari dua input
aktif, yang merupakan inti dari operasi logika OR.
Pada akhirnya, ketika input A dan B muncul di
baris keempat. Outputnya adalah 1 jika setidaknya
salah satu dari dua input aktif, yang merupakan
inti dari operasi logika OR. Terakhir, output F tetap
aktif (nilai 1) di baris keempat ketika input A dan B
aktif (nilai 1), membuktikan bahwa operasi OR
menghasilkan 1 ketika setidaknya salah satu
F
inputnya adalah 1. Hasilnya, tabel kebenaran
secara efektif menunjukkan operasi logika OR.
0 Hasilnya, temuan analisis gambar bentuk
gelombang dan tabel kebenaran yang dihasilkan
1 oleh pengujian ALTERA DE1 menghasilkan
kesimpulan yang sama. Berdasarkan tinjauan
pustaka pada sub-bab gerbang logika OR, telah
1
terbukti akurat.

1 1 1 4.2 Percobaan 2

Analisis :

Gambar 4.1.1 menggambarkan rangkaian logika

yang dapat dibuat sesuai dengan instruksi modul.
Gambar 4.1.2 menunjukkan cara menentukan pin
masukan dan keluaran menggunakan Pin Planner,
Gambar 4.2.1 Rangkaian Logika M3P2
dan Gambar 4.1.3 menunjukkan rangkaian dengan
PIN yang dimasukkan di dalamnya. baik input
maupun output, sehingga menghasilkan korelasi
antar setiap gambar. Rangkaiannya terlihat pada
Gambar 4.1.1 dan berisi satu keluaran dan dua
masukan dengan masing-masing tiga simbol
NAND. Sedangkan bentuk gelombang yang
dihasilkan pada percobaan 1 ditampilkan pada Gambar 4.2.2. Hasil simulasi waveform M3P2
Gambar 4.1.2. Seperti yang dapat diamati, keluaran
menunjukkan LOW (1) ketika masukan A dan B
keduanya LOW (0) dan LOW. Sebaliknya, bentuk
gelombang menampilkan atau bernilai HIGH (1)
ketika salah satu input A dan B bernilai HIGH (1)
dan input lainnya bernilai LOW (0). Selain itu,
output mempunyai nilai HIGH ketika kedua input
A dan B memiliki nilai HIGH (1). Selanjutnya
ALTERA DE1 digunakan untuk menghasilkan
tabel kebenaran berdasarkan hasil pengujian.
Operasi gerbang logika OR ditampilkan dalam
bentuk gelombang. Tabel kebenaran 4.1.1. Seperti
yang dapat diamati, A, B, dan F adalah singkatan Gambar 4.2.3. Konfigurasi Pin Planner M3P2
dari input dan output dari suatu fungsi logika,
yang outputnya diperoleh melalui pengujian
menggunakan ALTERA DE 1. Baris pertama
menunjukkan bahwa ketika kedua input, A dan B,

4
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA

Gambar 4.2-4 Rangkaian Akhir M3P2
Tabel 4.2.1 Tabel Kebenaran M3P2
A B
pengujian menggunakan ALTERA DE1.
Berdasarkan tabel kebenaran ini, kita dapat
menentukan bahwa F adalah hasil dari
gerbang logika XOR (Xclusive OR) atau
gerbang logika XOR. Alesanya, karena
keluaran F adalah benar (1) hanya ketika satu
dan hanya satu dari kedua masukan A atau B
adalah benar (1), tetapi tidak keduanya.
Dengan kata lain, F adalah benar (1) ketika
terdapat ketidaksetaraan antara A dan B, dan F
salah (0) ketika keduanya sama. Oleh karena
itu, kita dapat menyimpulkan bahwa fungsi F
F dalam tabel kebenaran ini merupakan fungsi
gerbang XOR atau Xclusive OR.

0 0 0

4.3 Percobaan 3
0 1 1

1 0 1

1 1 0

Analisis :
Pada gambar 4.2.1 yang ada diatas merupakan
sebuah rangkaian logika yang praktikan buat
sesuai dengan yang tertera pada modul dan di Gambar 4.3.1 Rangkaian logika M3P3
gambar 4.2.3 yaitu pendefinisian pin masukan
dan keluaran melalui Pin Planner lau pada
gambar 4.2.4 itu rangkaian yang sudah
terpasang PIN nya pada kedua input maupun
outputnya, jadi gambar semua gambar
tersebut salinhg berkolerasi satu sama lainya.
Pada gambar 4.2.1 yang ditampilkan,
rangkaian tersebut terdapat 3 input dengan 4
simbol NAND dan terdapat juga satu ouput . Gambar 4.3.2 Hasil simulasi waveform M3P3
Pada gambar 4.2.2 diperlihatkan tampilan
waveform dari percobaan kedua. Bisa dilihat
waveform nya dimana ketika output (F)
bernilai HIGH (1) yaitu ketika kedua inputnya
memiliki nilai berbeda, contohnya seperti
input A bernilai HIGH (1) dan input B bernilai
LOW (0), dan sebaliknya. Dan output (F)
bernilai LOW (0) yaitu ketika kedua inputnya
bernilai sama, contohnya misalkan input A
bernilai LOW (0) dan input (B) bernilai LOW
(0) juga. Selanjutnya dibuat tabel kebenaran Gambar 4.3.3 Konfigurasi Pin Planner M3P3
untuk pengujian menggunakan ALTERA DE1.
Wavefrom tersebut menunjukan fungsi XOR.

Tabel kebenaran 4.2.1 diatas menggambarkan

hasil fungsi logika dengan dua masukan (A, B)
dan satu ouput (F) yang dihasilkan dengan

5
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
 dalam tabel kebenaran ini merupakan fungsi
gerbang AND.

4.4 Percobaan 4
•

Gambar 4.3.4 Rangkaian Akhir M3P3

Tabel 4.3.1 Tabel Kebenaran M3P3

A B F

Gambar 4.4.1 Rangkaian logika

0 0 0 M3P4

0 1 0

1 0 0

1 1 1

Gambar 4.4.2 Hasil simulasi

Analisis waveform M3P4
Pada gambar 4.3.1 yang ada diatas merupakan
sebuah rangkaian logika yang praktikan buat
sesuai dengan yang tertera pada modul dan di
gambar 4.3.3 yaitu pendefinisian pin masukan
dankeluaran melalui Pin Planner lau pada gambar
4.3.4 itu rangkaian yang sudah terpasang PIN
nya pada kedua input maupun outputnya, jadi
gambar semua gambar tersebut salinhg
berkolerasi satu sama lainya. Pada gambar 4.3.1
yang ditampilkan, rangkaian tersebut terdapat
2 input dengan 3 simbol NOR, terdapat juga satu
ouput . Gambar 4.3.2 merupakan gambar
wavefrom yang dihasilkan percobaan 3. Dimana Gambar 4.4.3 Konfigurasi Pin Planner M3P4
Waveform yang diberikan mencerminkan
operasi logika AND. Alsanya, karena Ketika
kedua input A dan B adalah HIGH (1), output F
juga menjadi HIGH (1), sementara dalam semua
kondisi lainnya, output tetap pada nilai LOW
(0). Ini menggambarkan prinsip dasar dari
gerbang logika AND, di mana output hanya aktif
(HIGH) ketika kedua inputnya aktif (HIGH).
Sedangkan, pada tabel kebenaran 4.3.1 yang ada
diatas yang dihasilkan dari pengujian ALTERA
Gambar 4.4.1 Rangkaian Akhir M3P4
DE1. Bisa dilihat bahwa output F akan bernilai 1 Tabel 4.4.1 Tabel Kebenaran M3P4
(ON) hanya jika kedua input A dan B juga bernilai
A B F
1 (ON). Dalam semua kondisi lainnya, output F
akan tetap bernilai 0 (OFF). Ini menggambarkan
prinsip dasar dari gerbang logika AND, yang 0 0 1
menghasilkan keluaran yang aktif (ON) hanya
ketika semua inputnya aktif atau bernilai 1 (ON). 0 1 0
Jadi, kita dapat menyimpulkan bahwa fungsi F

6
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
 1 0 0

1 1 1

Analisis
Gambar 4.5.2 Hasil simulasi waveform M3P5
Pada gambar 4.4.1 yang ada diatas
merupakan sebuah rangkaian logika yang
praktikan buat sesuai dengan yang tertera
pada modul dan di gambar 4.4.3 yaitu
pendefinisian pin masukan dan keluaran
melalui Pin Planner lau pada gambar 4.4.4 itu
rangkaian yang sudah terpasang PIN nya
pada kedua input maupun outputnya, jadi
gambar semua gambar tersebut salinhg
berkolerasi satu sama lainya. Pada gambar
4.4.1 yang ditampilkan, rangkaian tersebut Gambar 4.5.3 Konfigurasi Pin
terdapat 2 input dengan 4 simbol NOR, Planner M3P5
terdapat juga satu ouput. Pada gambar
wavefrom 4.4.2 bisa kita lihat bahwa Ketika
kedua input A dan B berada pada tingkat
"LOW" (0), output F ditampilkan sebagai
tingkat "HIGH" (1), Sebaliknya, ketika
kedua input A dan B memiliki tingkat yang
berbeda (salah satu LOW dan satu
HIGH),Dengan demikian, waveform secara
jelas mengidentifikasi operasi logika XNOR
yang tercermin dalam tabel kebenaran ini,
dengan tingkat "high" (1) mewakili Gambar 4.5.4 Rangkaian Akhir M3P5
kesetaraan kedua masukan, dan tingkat Analisis
"low" (0) mewakili ketidaksetaraan mereka.
Tabel kebenaran 4.4.1 adalah tabel Pada gambar 4-5a yang ada diatas
kebenaran untuk fungsi logika XNOR merupakan sebuah rangkaian logika yang
(eXclusive NOR). Alasanya, karena Dalam praktikan buat sesuai dengan yang tertera pada
operasi XNOR, bernilai adalah 1 (ON) jika modul dan di gambar 4-5c yaitu pendefinisian
kedua masukan memiliki nilai yang sama, pin masukan dan keluaran melalui Pin Planner lau
yaitu baik keduanya 0 (OFF) atau keduanya pada gambar 4-5d itu rangkaian yang sudah
1 (ON). Sebaliknya, jika kedua masukan terpasang PIN nya pada kedua input maupun
memiliki nilai yang berbeda (salah satu 0 outputnya, jadi gambar semua gambar tersebut
(OFF) dan salah satu 1 (ON)), hasilnya salinhg berkolerasi satu sama lainya. Pada
adalah 0 (OFF). menunjukkan bahwa kedua gambar 4-5a yang ditampilkan, rangkaian
masukan tidak setara. Dengan demikian, tersebut terdapat 2 input dengan 2 komponen
tabel kebenaran ini menggambarkan NOT, 2 komponen OR2, 1 komponen dan satu
dengan benar operasi logika XNOR. output.
Gambar 4-5b mencerminkan wavefrom dengan
4.5 Percobaan 4 operasi XNOR. Pada analisis waveform, output
F menjadi tingkat "high" (1) ketika kedua input A
dan B memiliki tingkat yang sama, baik
keduanya "low" (0) atau keduanya "high" (1),
sementara output F menjadi "low" (0) ketika
kedua input berbeda tingkat, menunjukkan
ketidaksetaraan kedua masukan dalam operasi
XNOR.
Gambar 4.5.1 Rangkaian logika M3P5 Tabel kebenaran 4-5 merupakan Operasi

7
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
XNOR. Alesanya karena ketika menghasilkan
keluaran 1 (on) hanya ketika kedua masukan
memiliki nilai yang sama, baik keduanya 0 atau
keduanya 1. Dalam tabel ini, dapat diamati
bahwa ketika kedua masukan sama, baik
keduanya 0 atau keduanya 1, hasil XNOR
adalah 1, yang mengindikasikan bahwa
masukan tersebut bersifat setara. Sebaliknya,
ketika kedua masukan berbeda (salah satu 0
dan yang lainnya 1), hasilnya adalah 0,
menunjukkan bahwa masukan tersebut tidak
setara. Oleh karena itu, tabel kebenaran ini
secara konsisten memenuhi aturan operasi
logika XNOR, dan nilai-nilai yang tercantum di
dalamnya adalah hasil yang tepat dari fungsi
XNOR yang sesuai dengan masukan yang
diberikan.
Jadi, output dari tabel kebenaran yang
dihasilkan dari pengujian ALTERA DE1 dan
hasil dari anallisis pada gambar waveform
menghasilkan ouput yang sama. Jadi terbukti
benar dan tabel kebenaran ini sesuai dengan
yang ada pada studi pustaka pada bagian sub
bab gerbang logika XNOR
5. KESIMPULAN
Pada praktikum modul tiga terkait rangkaian
logika dilakukan lima kali percobaan. Praktik
ini berfokus pada konsep penyusunan
rangkaian logika dengan menggunakan
gerbang logika universal. Gerbang universal
itu ada dua yaitu gerbang logika NAND dan
NOR. Dimana setiap percobaan satu sampai
lima akan menyusun rangkaian logika yang
ada pada modul dan sesuai ketentuan yang
diberikan oleh asisten praktikum, kemudian
setelah itu dilakukan simulasi wavefrom atau
diagram waktu, serta melakukan pengujian
melalui ALTERA DE1 yang hasil nya akan
ditulis pada tabel kebenran bagian output (F).
Maka, nanti disetiap percobaan akan
menghasilkan sebuah persamaan logika untuk
membuktikan pengujian hasil ALTERA DE1.
Berdasarkan hasil percobaan, kami berhasil
merancang dan mengimplementasikan
rangkaian gerbang logika universal dengan
benar. Hasilnya sesuai dengan yang
diharapkan sesuai dengan tabel kebenaran
yang telah dipelajari sebelumnya. Selain itu
hasil ouput F dari pengujian menggunakan
ALTERA DE1 pada setiap percobaanya
yang dicantukan pada tabel kebenran dapat
menentukan sebuah operasi gerbang logika
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA
yang berbeda beda. Dimana pada
percobaan pertama tabel kebenaran
menjukan bahwasanya tabel tersebut
merupakan operasi OR, alasanya karena
Gerbang OR menghasilkan output 1 jika ada
setidaknya satu input yang bernilai 1; jika
semua input adalah 0, maka outputnya
adalah 0. Hal tersebut sesuai dengan tabel
kebenaran percobaan 1. Pada percobaan
kedua tabel kebneran menunjukan operasi
gerbang logika XOR, alasanya karena
Gerbang Logika XOR menghasilkan output
1 jika inputnya berbeda, dan output 0 jika
inputnya sama, hal tersebut sesuai dengan
tabel kebenran percobaan kedua. Pada
percobaan ketiga tabel kebenaranya
menunjukan operasi gerbang logika AND,
alasanya karena Gerbang Logika AND akan
menghasilkan output 0 jika setidaknya satu
inputnya adalah bilangan biner 0, hal
tersebut sesuai dengan tabel kebenaran
percobaan ketiga. Pada percobaan keempat
tabel kebenaran menunjukan operasi
gerbang logika XNOR. Alsanya karena
Gerbang Logika XNOR menghasilkan
output 0 jika inputnya berbeda, dan output
1 jika inputnya sama. Hal tersebut sesuai
dengan tabel kebanaran pada percobaan 4.
Dan pada percobaan yang terakhir tabel
kebenran menunjukan bahwa tabel
kebenaran merupakan operasi dari gerbang
logika XNOR, alsanya sama seperti
percobaan 4 yaitu Gerbang Logika XNOR
menghasilkan output 0 jika inputnya
berbeda, dan output 1 jika inputnya sama.
Hal tersebut sesuai dengan tabel kebenaran
pada percobaan kelima.
DAFTAR PUSTAKA
[1] https://www.gramedia.com/literasi/gerbang-
logika/, 12 Oktober 23, 15.50.
[2] https://teknikelektronika.com/pengertian-
aljabar-boolean-hukum-aljabar-boolean/, 12
Oktober 23, 16.48.
[3] Akmal Luthfan, Modul III Rangkaian Logika,
laboratorium Dasar Teknik Elektro Fakultas
Teknik UNSIKA
[4] https://www.linksukses.com/2011/10/pe
ngertian-logic-1-dan-logic-0.html, 12
Oktober 23, 18.15
8
[5] https://www.dicoding.com/blog/gerbang
-logika-dan-tabel-kebenaran/, 12
Oktober 23, 18.28

9
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – FT UNSIKA