RENCANA PEMBELAJARAN SEMESTER

Program Studi: Teknik Elektro Fakultas: Teknik

Mata Kuliah: Perancangan Berbasis FPGA Kode: EL21500 SKS: 3 Sem: 5

Prasyarat Sistem Digital, Perancangan Sistem Digital

Dosen Pengampu: Munawar A Riyadi, PhD

Capaian Pembelajaran
Mampu merancang (C5) suatu system digital dengan kompleksitas medium menggunakan FPGA
Mata Kuliah:

Deskripsi singkat Mata Kuliah:
1 2
Mata kuliah ini merupakan mata kuliah lanjutan rangkaian elektronika digital. Pada kuliah ini diajarkan tentang
teknik perancangan, evaluasi dan analisis system digital berbasis FPGA, baik untuk rangkaian kombinasional
maupun sekuensial. Mahasiswa diajari tentang teknik dasar pemrograman VHDL, simulasi dan synthesis
menggunakan board FPGA beserta komponen I/O terkait, dan digali kreativitasnya untuk menyelesaikan tugas
perancangan dengan kompleksitas medium.
3 4 5 6 7

Pengalaman Penilaian
Minggu Kemampuan Akhir tiap Bahan Kajian/ Metode
Waktu Belajar Kriteria &
ke tahapan pembelajaran Pokok Bahasan Pembelajaran Bobot (%)
Mahasiswa Indikator

1 Mahasiswa mampu Review sistem - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan 5%
memahami (C2) konsep digital dan FPGA - Small Group BT + BM = mengenali sistem menjelaskan
sistem FPGA Discussion [(3 x 50”) + FPGA sistem FPGA
(3 x 60”)] • Keaktifan
mahasiswa dalam
diskusi
Mahasiswa mampu Teknik dasar - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan 5%
2 pemrograman
menggunakan (C3) teknik - Small Group BT + BM = menggunakan menggunakan
 dasar pemrograman VHDL VHDL Discussion [(3 x 50”) + Teknik dasar VHDL deklarasi di VHDL
(3 x 60”)] • Keaktifan
mahasiswa dalam
diskusi
Mahasiswa mampu Pemrograman - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan 5%
menerapkan (C3) VHDL: process dan - Small Group BT + BM = memprogram memprogram
Pemrograman VHDL: sensitivity list Discussion [(3 x 50”) + VHDL dengan process
3
process dan sensitivity list (3 x 60”)] menggunakan • Keaktifan
process mahasiswa dalam
diskusi
Mahasiswa mampu Pemrograman - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan 5%
menerapkan (C3) VHDL: component - Small Group BT + BM = menggunakan penggunaan
Pemrograman VHDL: Discussion [(3 x 50”) + component component
4
component (3 x 60”)] • Keaktifan
mahasiswa dalam
diskusi
Mahasiswa mampu Analisis time - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan 5%
menganalisis (C4) program diagram - Small Group BT + BM = menganalisis time analisis time
VHDL dengan time Discussion [(3 x 50”) + diagram diagram
5
diagram (3 x 60”)] • Keaktifan
mahasiswa dalam
diskusi
Mahasiswa mampu Sintesis VHDL - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan hasil 5%
mengaplikasikan (C4) pada board FPGA - Small Group BT + BM = sintesis VHDL sintesis
6 Sintesis VHDL pada board Discussion [(3 x 50”) + pada board FPGA • Keaktifan
FPGA (3 x 60”)] mahasiswa dalam
diskusi
Mahasiswa mampu Projek/Tugas - Ceramah TM: 3 x 50” Melakukan Projek • Ketepatan hasil 10%
mengaplikasikan (c4) perancangan - Project based BT + BM = pemrograman pemrograman
7 pemrograman learning [(3 x 50”) + untuk tugas terhadap tujuan
teknik pemograman VHDL
VHDL (3 x 60”)] tertentu tugas
pada suatu projek
 sederhana • Keaktifan
mahasiswa dalam
diskusi
8 UTS 100” 10%
Mahasiswa mampu Port I/O pada - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan aliran 5%
mengaplikasikan (C4) FPGA - Small Group BT + BM = mengaplikasikan sinyal pada port
akses port I/O pada FPGA Discussion [(3 x 50”) + port I/O I/O
9
- Discovery (3 x 60”)] • Keaktifan
mahasiswa dalam
diskusi
Mahasiswa mampu Clock scaling - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan 5%
membuat (C4) clock - Small Group BT + BM = membuat clock rancangan clock
scaling Discussion [(3 x 50”) + scaling scaling
10
(3 x 60”)] • Keaktifan
mahasiswa dalam
diskusi
Mahasiswa mampu Teknik akses LED - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan 5%
mengaplikasikan (c4) dan seven- - Small Group BT + BM = akses LED dan keluaran LED dan
teknik akses LED dan segment Discussion [(3 x 50”) + seven-segment seven segment
11
seven-segment (3 x 60”)] • Keaktifan
mahasiswa dalam
diskusi
Mahasiswa mampu Teknik mengakses - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan output 5%
mengaplikasikan (c4) display VGA - Small Group BT + BM = akses display VGA display pada VGA
12 teknik mengakses display Discussion [(3 x 50”) + • Keaktifan
VGA (3 x 60”)] mahasiswa dalam
diskusi
Mahasiswa mampu Penambahan I/O - Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan Teknik 5%
menganalisis (C4) dan memori - Small Group BT + BM = Penambahan I/O penambahan I/O
13 Discussion [(3 x 50”) + dan memori dan memori
penambahan I/O dan
memori (3 x 60”)] • Keaktifan
 mahasiswa dalam
diskusi
Mahasiswa mampu Perancangan - Ceramah TM: 3 x 50” Projek • Ketepatan desain 5%
merancang (C5) sistem kompleksitas - Small Group BT + BM = perancangan fungsional
dengan kompleksitas medium Discussion [(3 x 50”) + FPGA dengan dengan FPGA
14
medium - Problem based (3 x 60”)] kompleksitas • Keaktifan
learning medium mahasiswa dalam
diskusi
Mahasiswa mampu Evaluasi -
Ceramah TM: 3 x 50” Diskusi kelompok • Ketepatan 5%
mengevaluasi (C5) sistem Perancangan - Small Group BT + BM = merancang fungsional
digital untuk aplikasi system digital Discussion [(3 x 50”) + system FPGA perancangan
15
khusus - Problem based (3 x 60”)] • Keaktifan
learning mahasiswa dalam
diskusi
16 UAS 100” 15%
8. Daftar Referensi: • J.F. Wakerly, Digital Design – Principles and Practices, 3rd ed., Prentice Hall, 2000
• P.J. Ashenden, Digital Design (VHDL) – An Embedded Systems Approach Using VHDL, Morgan Kaufmann,
2007