2011 - CH 13 FET
2011 - CH 13 FET
Symbol Skematik
(a). N channel JFET
(b). P channel JFET
.
b. Gambar Zero
gate voltage
Copyright © Wondershare Software
ID
JFET akan berlaku sbg sumber arus dgn nilai IDSS (arus drain maksimum) dan
beroperasi pada bagian horizontal.
IDSS dapat dilihat di data sheet.
Copyright © Wondershare Software
Gate cutoff and pinchoff
ID
VGS = 0
10 mA
VGS = - 1
5,62 mA
VGS = - 2
2,5 mA VGS = - 3 VGS= - 4
0,625 mA VDS
4 15 30
Gambar Drain Curves
Gbr memperlihatkan pengaturan kurva drain untuk JFET dengan IDSS dari 10 mA,
kurva atas adalah untuk VGS = 0. Tegangan pinchoff adalah 4 V, dan tegangan
breakdown = 30 V.
Kurva berikutnya untuk VGS = -1 V, berikutnya untuk VGS = -2 V, dan seterusnya.
Dpt diamati bahwa tegangan VGS semakin negatif mk semakin kecil arus drain.
VGS = -4V disebut gate source cutoff voltage, di data sheet menggunakn simbol
VGS(off).
VGS(off) = -4V dan Vp = 4V VGS(off)= - Vp.
Copyright © Wondershare Software
The Ohmic Region
Tegangan pinchoff adalah tegangan di mana perubahan kurva drain tertinggi dari
vertikal ke hampir horizontal.
Tegangan ini sangat penting karena memisahkan dua wilayah operasi utama dari
JFET.
Bagian hampir-vertikal dari kurva drain disebut Ohmic Region, setara dengan daerah
saturasi transistor bipolar.
Ketika beroperasi di Ohmic Region, JFET bertindak sebagai resistor kecil dengan
nilai :
RDS = VP / IDS
Solusi:
Untuk setiap tegangan gate, arus drain kira2x:
ID = 20 mA
VGS (off) = - 5 V
Solusi:
Resistansi dc sama dengan tegangan pinchoff dibagi dengan arus drain maksimum
Gambar berikut
menunjukkan struktur
dari transistor jenis ini.
Pada sebuah kanal
semikonduktor tipe n
terdapat
semikonduktor tipe p
dengan menyisakan
sedikit celah. Dengan
demikian diharapkan
elektron akan
mengalir dari source
menuju drain melalui
celah sempit ini.
Semakin negatif tegangan gate terhadap source, akan semakin kecil arus
drain yang bisa lewat atau bahkan menjadi 0 pada tegangan negatif
tertentu. Karena lapisan deplesi telah menutup kanal.
Jika tegangan gate dinaikkan sama dengan tegangan source, arus akan
mengalir. Karena lapisan deplesi mulai membuka.
daerah saturasi
dimana resistansi drain-source adalah fungsi dari :
RDS(on) = VDS/IDS
daerah ohmic
Jika tegangan VGS tetap dan VDS terus dinaikkan,
transistor selanjutnya akan berada pada daerah
saturasi. Jika keadaan ini tercapai, arus IDS
adalah konstan.
Daerah aplikasi sama dengan JFET yaitu current source dan
resistansi.
Analisa depletion mode MOSFET identik dgn JFET
Gambar a : n - channel
Gambar b : p - channel
dimana
Q2 Vout=(VDD/
vin (RDS+rDS(on))xrDS(on)
Active load
RDS=VD(on)/ID(on)
(for Q1, VGS = VDS)
rDS=0,1xRDS atau dr data sheet
VG Q1> tegangan threshold mk Q1”on” rDS(on) < 0,1xRDS
VG Q2<tegangan threshold mk Q2 “off,” Vout = VDD
VGQ2>tegangan threshold mk Q2 “on”, Vout=0
+10 V
ID
VGS
+5 V
5V 10 V 15 V
VDS
Copyright © Wondershare Software
Active loading in a digital inverter
+VDD
VDS(active)
RDQ1 =
ID(active) Q1
+VDD
vout
0V
+VDD Q2
vin
0V
+VDD
Q1 (p-channel)
+VDD +VDD
vin vout
0V 0V
Q2 (n-channel)
PD(static) 0
vout
VDD
vin
VDD VDD
2
Copyright © Wondershare Software
High-power EMOS
vac
+VGS(on)
Power
FET
0V
vdc
+VGS(on)
Power
FET
0V