DIGITAL ICS: FLIP-FLOPS

Nathaniel – 2206813681, Fernando Chandra – 2206812666

Departemen Fisika, Fakultas Matematika dan Ilmu Pengetahuan Alam Universitas Indonesia
Depok, Jawa Barat 16436
nathaniel@ui.ac.id

Penggunaan sistem bilangan biner dalam teknologi informasi dan komputasi modern memunculkan konsep lanjutan
yang ternyata dapat digunakan sebagai media penyimpanan atau memori berbasis digital. Konsep dasar ini berupa
rangkaian flip-flop dimana dengan memanfaatkan rankaian logika. Terdapat beberapa rangkaian yang akan
dibahas pada modul ini, RS flip-flop, D latch, edge-triggered flip-flop, dan JK flip-flop. Pada beberapa rangkaian
terdapat keunikan dan ciri khas tersendiri.

PENDAHULUAN TEORI DASAR

Flip-flop merupakan salah satu komponen dasar
elektronika yang memegang peranan penting dalam
rangkaian digital. Sejak ditemukan pada tahun 1918
oleh William Eccles dan F. W. Jordan, jungkat-jungkit
telah menjadi komponen penting dalam perangkat
digital dan telah mengalami berbagai perkembangan
dan inovasi seiring kemajuan teknologi.
Dalam modul ini, akan dibahas beberapa jenis flip-flop
seperti RS flip-flop, D latch, Edge-trimming, dan JK
flip-flop. Salah satu kegunaan utama dari rangkaian ini
adalah rangkaian ini dapat menyimpan data sehingga
dapat digunakan untuk menjadi memori.
Dalam sistem keamanan dan kontrol, flip-flop
digunakan untuk menyimpan status perangkat, seperti
apakah pintu terkunci atau terbuka, sistem alarm aktif
atau tidak aktif, dll. Mereka memainkan peran penting
dalam menjaga keamanan dan integritas sistem ini. Di
era Internet of Things (IoT) dan komputasi kuantum,
flip-flop tetap menjadi komponen penting. Mereka
digunakan dalam mikrokontroler yang terhubung ke
IoT, dan di komputer kuantum, flip-flop juga
digunakan untuk mengontrol perilaku dan keadaan
qubit.
Seiring dengan kemajuan teknologi, kita dapat
mengharapkan inovasi baru dalam desain flip-flop
yang akan menghadirkan kinerja lebih baik, konsumsi
daya lebih efisien, dan kemampuan lebih besar dalam
sistem teknis. Oleh karena itu, pemahaman
menyeluruh tentang flip-flop akan tetap penting untuk
pengembangan.
RS Flip-Flop
Gambar 1 menunjukkan simbol skematik untuk latch
set-reset atau RS flip-flop. Tegangan tinggi (+VCC)
yang diterapkan pada input set S dengan rendah (0 V)
pada input reset R memaksa output Q menjadi VCC
(tinggi) dan Q menjadi rendah (0 V). Input S tinggi,
oleh karena itu, mengatur output menjadi 15 V, di
mana itu tetap meskipun input dihapus.
Reset R tinggi dan set S rendah menyebabkan output
beralih atau flip-flop menjadi Q tinggi dan Q rendah.
Ini disebut sebagai kondisi reset dari flip-flop.
Rangkaian tetap terkunci dalam kondisinya saat ini
sampai kondisi input yang berlawanan diterapkan.
Sirkuit tetap terkunci dalam salah satu dari dua
keadaan. Input S tinggi mengatur Q menjadi tinggi;
input R tinggi mengatur ulang Q menjadi rendah.
Output Q tetap dalam keadaan tertentu sampai dipicu
ke keadaan yang berlawanan.
Tabel 1 merangkum operasi tersebut. Ketika kedua
input kontrol dalam keadaan rendah, tidak akan terjadi
perubahan pada output, dan sirkuit akan tetap terkunci
dalam keadaan terakhirnya. Kondisi ini disebut
sebagai keadaan tidak aktif karena tidak ada yang
berubah.
Ketika R rendah dan S tinggi, sirkuit mengatur output
Q menjadi tinggi. Sebaliknya, jika R tinggi dan S
rendah, output Q diatur ulang menjadi rendah. Output
Q adalah kebalikan dari output Q.
Lihat entri terakhir tabel 1. R dan S tinggi secara
bersamaan. Ini disebut sebagai kondisi tidak valid;
tidak pernah digunakan karena menyebabkan operasi
paradoks. Ini berarti Anda mencoba untuk mengatur
dan mereset flip-flop pada saat yang sama, yang
merupakan kontradiksi. Mulai sekarang, tanda asterisk
dalam tabel kebenaran menunjukkan kondisi yang
tidak valid.
 Gambar 1.1. Simbol RS Flip-Flop
Tabel 1.1. RS Latch
NOR Latches
Gambar 2 (a) adalah sebuah NOR latch, atau RS flip-
flop. Seperti yang ditunjukkan dalam tabel 1, R rendah
dan S rendah menghasilkan keadaan tidak aktif; dalam
keadaan ini, sirkuit menyimpan atau mengingat. R
rendah dan S tinggi mewakili keadaan set, sedangkan
R tinggi dan S rendah memberikan keadaan reset.
Terakhir, R tinggi dan S tinggi menghasilkan kondisi
tidak valid, di mana output tidak pasti; oleh karena itu,
kita harus menghindari R = 1 dan S = 1 saat
menggunakan NOR latch.
(a)
(b)
Gambar 1.2. NOR Latch Timing Diagram
Gambar 1.3. NAND Latch
Tabel 1.2. NAND Latch
NAND Latches
Gambar 3 menunjukkan sebuah RS latch yang dibuat
dengan gerbang NAND yang saling terhubung.
Karena adanya inversi gerbang NAND, keadaan tidak
aktif dan tidak valid dibalik seperti yang ditunjukkan
dalam tabel 3.2. Oleh karena itu, setiap kali Anda
menggunakan latch NAND, Anda harus menghindari
kedua input berada dalam keadaan rendah pada saat
yang sama.
Clocking
Komputer menggunakan ribuan flip-flop. Untuk
mengkoordinasikan tindakan secara keseluruhan,
sinyal gelombang kotak yang disebut sebagai "clock"
dikirimkan ke setiap flip-flop. Sinyal ini mencegah
flip-flop berubah keadaannya hingga saat yang tepat.
Gambar 4 (a) menunjukkan RS flip-flop yang
dikendalikan oleh clock. Ide dasarnya sederhana.
Ketika clock rendah, gerbang AND dinonaktifkan, dan
sinyal S dan R tidak dapat mencapai flip-flop. Namun,
ketika clock menjadi tinggi, sinyal S dan R dapat
menggerakkan flip-flop, yang kemudian mengatur,
mereset, atau tidak melakukan apa-apa tergantung
pada nilai S dan R. Intinya adalah clock
mengendalikan waktu tindakan flip-flop.
Gambar 4 (b) menunjukkan diagram waktu. Q menjadi
tinggi ketika S tinggi dan CLK tinggi. Q kembali ke
keadaan rendah ketika R tinggi dan CLK tinggi.
Dengan menggunakan sinyal clock yang sama untuk
menggerakkan banyak flip-flop, kita dapat
menyinkronkan operasi bagian-bagian berbeda dalam
sebuah komputer.

(a)
(b)
Gambar 1.4. (a) Clocked RS Flip-Flop (b) Timing Diagram
Tabel 1.3. Clocked NAND Latch
Tabel 3 merangkum operasi dari RS flip-flop yang
dikendalikan oleh clock. Ketika clock dalam keadaan
rendah, output akan terkunci pada keadaan
terakhirnya. Ketika clock dalam keadaan tinggi, sirkuit
akan mengatur jika S tinggi atau mereset jika R tinggi.
CLK, R, dan S yang semuanya tinggi secara
bersamaan adalah kondisi yang tidak valid, yang tidak
pernah digunakan dengan sengaja.
.
Gambar 1.5. D Latch
Tabel 1.4. Unclocked D Latch
D Latch
Flip-flop data atau D dirancang khusus untuk
menyimpan keadaan data yang dimasukkan ke
dalamnya dan mempertahankan informasi tersebut
hingga data berubah dan flip-flop dikendalikan oleh
clock.
Gambar 5 menunjukkan salah satu cara untuk
membangun D latch. Karena adanya inverter, bit data
D menggerakkan input S dan komplement D_
menggerakkan input R. Oleh karena itu, D tinggi
mengatur latch, dan D rendah meresetnya. Tabel 3.4
merangkum operasi dari D latch. Yang terutama
penting, tidak ada kondisi yang tidak valid dalam tabel
kebenaran ini. Inverter menjamin bahwa S dan R selalu
berada di sisi yang berlawanan; oleh karena itu, tidak
mungkin untuk mengatur kondisi yang tidak valid.
Biasanya, flip-flop D dikendalikan oleh clock seperti
yang ditunjukkan dalam gambar 3.6. Ketika CLK
dalam keadaan rendah, gerbang AND dinonaktifkan
dan RS latch tetap tidak aktif. Ketika CLK dalam
keadaan tinggi, D dan D_ dapat melewati gerbang AND
dan mengatur atau mereset latch. Tabel 3.5 merangkum
operasinya. X mewakili kondisi "tidak penting"; itu
dapat berarti baik 0 atau 1. Selama CLK rendah, output
tidak dapat berubah, tidak peduli D adalah apa. Namun,
ketika CLK tinggi, output sama dengan masukan.
Gambar 1.6. Clocked D Latch
Tabel 1.5. Clocked D Latch
Edge-triggered D Flip-Flop
Pada gambar 7 (a), konstanta waktu dari rangkaian
masukan RC dirancang agar jauh lebih kecil daripada
lebar pulsa clock. Karena ini, kapasitor dapat terisi
sepenuhnya ketika CLK menjadi tinggi; pengisian
eksponensial ini menghasilkan lonjakan tegangan
positif sempit melintasi resistor. Kemudian, tepi
trailing dari pulsa clock menghasilkan lonjakan negatif
yang sempit.
Lonjakan positif yang sempit mengaktifkan gerbang
AND hanya sesaat; lonjakan negatif yang sempit tidak
melakukan apa-apa. Efeknya adalah mengaktifkan
gerbang masukan selama lonjakan positif, setara
dengan pengambilan sampel nilai D komplement yang
mencapai input latch, memaksa Q untuk mengatur atau
mereset.
Jenis operasi seperti ini disebut pemicu tepi karena
flip-flop hanya merespons ketika clock berubah
keadaan. Pemicuan pada gambar 3.7(a) terjadi pada
tepi naik positif dari clock; itulah mengapa ini disebut
sebagai pemicu tepi positif.
Gambar 3.7(b) adalah diagram waktu. Ide pentingnya
adalah: Output hanya dapat berubah pada tepi naik dari
clock. Dengan kata lain, data hanya disimpan pada tepi
naik positif. Tabel kebenaran untuk flip-flop D yang
dipicu oleh tepi kecuali bahwa informasi di bawah
CLK berubah dari 0 menjadi STEADY STATE dan 1
menjadi , menunjukkan transisi naik positif.
(a)
(b)
Gambar 1.7. (a) Edge-triggered Flip-Flop (b) Timing
Diagram
PRESET dan CLEAR
Ketika daya pertama kali diterapkan, flip-flop muncul
dalam keadaan acak. Untuk menghidupkan beberapa
komputer, seorang operator harus menekan tombol
master reset. Ini adalah sinyal CLEAR (reset) untuk
semua flip-flop. Selain itu, dalam beberapa komputer,
perlu untuk PRESET (sinonim dengan set) beberapa
flip-flop tertentu sebelum menjalankan komputer.
Gambar 8 menunjukkan bagaimana cara menyertakan
kedua fungsi tersebut dalam flip-flop D. Pemicu tepi
adalah sama seperti yang telah dijelaskan sebelumnya.
Selain itu, gerbang OR memungkinkan kita untuk
menggabungkan PRESET tinggi mengatur latch:
CLEAR tinggi meresetnya.
PRESET kadang disebut sebagai direct set, dan
RESET kadang disebut sebagai direct preset. Kata
“direct” berarti terbuka. Sebagai contoh, sinyal clear
(reset) dapat datang dari tombol, outputnya akan
kembali ke keadaan semula saat operator menekan
tombol CLEAR (reset).
Simbol Logika
Gambar 9 (a) adalah simbol logika dari flip-flop D
yang dipicu oleh tepi naik positif. Input CLK memiliki
segitiga kecil, sebagai pengingat tentang pemicu tepi.
Ketika Anda melihat simbol ini, ingatlah apa artinya:
Input D diambil sampel dan disimpan pada tepi naik
dari clock. Juga disertakan adalah PRESET dan
CLEAR. Ini berarti PRESET rendah akan mengatur
flip-flop; CLEAR rendah akan meresetnya. Sebagai
pengingat tentang inversi fase, gelembung inversi
ditunjukkan pada input PRESET dan CLEAR.
Gambar 1.8. Edge-triggered D Flip-Flop
Gambar 1.9. Simbol untuk Edge-triggered D Flip-Flop (a)
Active high preset and clear (b) Active low preset and
clear
Toggle Flip-Flop
Gambar 10 (a) menunjukkan sebuah flip-flop toggle.
Output dari flip-flop ini beralih atau menoggle pada
setiap transisi positif dari clock masukan. Karena
adanya penggabungan silang antara output dan input,
kondisi input yang berlawanan disediakan setelah
setiap perubahan output. Dengan demikian, flip-flop
ini akan beralih ke keadaan yang berlawanan ketika
tepi clock berikutnya diterapkan pada input CLK.
Gambar 10 (b) adalah diagram waktu untuk flip-flop
toggle. Perhatikan bahwa frekuensi output di Q adalah
setengah dari frekuensi input CLK. Karena ini, flip-
flop toggle juga dikenal sebagai flip-flop pembagi dua.
(a)
(b)
Gambar 1.10. (a) Toggle Flip-Flop (b) Timing Diagram
Edge-triggered JK Flip-Flop
Gambar 11 (a) menunjukkan salah satu cara untuk
membangun flip-flop JK. Seperti sebelumnya,
rangkaian RC dengan konstanta waktu yang pendek
mengubah pulsa CLK berbentuk persegi menjadi
lonjakan sempit. Input J dan K adalah input kontrol;
mereka menentukan apa yang akan dilakukan sirkuit
pada tepi positif dari clock.
Ketika J dan K rendah, kedua input dinonaktifkan dan
sirkuit tidak aktif. Ketika J rendah dan K tinggi, flip-
flop diatur ulang. Sebaliknya, ketika J tinggi dan K
rendah, flip-flop diatur menjadi keadaan set pada tepi
positif berikutnya dari CLK. Kemungkinan terakhir
adalah jika baik J maupun K tinggi. Ini berarti flip-flop
akan beralih pada tepi positif berikutnya dari clock.
Gambar 11 (b) adalah ringkasan visual dari tindakan
tersebut. Ketika J tinggi dan K rendah, tepi naik clock
mengatur Q menjadi tinggi. Ketika J rendah dan K
tinggi, tepi naik clock mereset Q menjadi rendah.
Terakhir, jika baik J maupun K tinggi, output beralih
satu kali pada setiap tepi naik clock.
Tabel 6 merangkum tindakan tersebut. Sirkuit tidak
aktif ketika clock dalam keadaan rendah, tinggi, atau
pada tepi negatifnya. Demikian pula, sirkuit tidak aktif
ketika J dan K keduanya dalam keadaan rendah.
Perubahan output hanya terjadi pada tepi naik dari
clock, seperti yang ditunjukkan oleh tiga entri terakhir
dalam tabel. Output bisa mereset, mengatur, atau
beralih.
(a)
(b)
Gambar 1.11. (a) Edge-triggered JK Toggle Flip-Flop (b)
Timing Diagram
Tabel 1.6. Positive edge triggered JK Flip-Flop
Ada berbagai jenis JK flip-flop yang tersedia dalam
bentuk sirkuit terpadu (IC). Gambar 12 (a) adalah
simbol untuk salah satu jenisnya. Ini menggunakan
pemicu tepi naik positif, dan merespons sinyal
PRESET dan CLEAR yang tinggi. Gambar 12 (b)
adalah JK flip-flop yang dipicu oleh tepi naik positif
dan merespons sinyal preset dan clear yang rendah.
Jika desain IC mencakup inverter internal pada input
clock, kita mendapatkan pemicuan tepi negatif yang
lebih disukai dalam beberapa aplikasi. Sebagai
pengingat tentang pemicuan tepi negatif ini, gambar
12 (c) memiliki gelembung pada input clock; ini juga
memiliki sinyal PRESET dan CLEAR aktif rendah.
Gambar 1.12. Simbol untuk Flip-Flop (a) Positive edge
triggereing with active-high PRESET and CLEAR (b)
Positive edge triggereing with active-low PRESET and
CLEAR
Tabel 1.6. Tegangan Minimal
Syarat untuk Menggunakan LED dan Probe
Logika
Dalam penggunaan sehari-hari, LED dan probe logika
dapat digunakan sebagai indikator elektronika digital.
Sebagai contoh, jika nilai logika adalah 1 atau tinggi,
maka LED akan menyala atau probe logika akan
bernilai 1. Sedangkan untuk logika 0 atau rendah,
maka LED akan mati atau probe logika akan bernilai
0.
Untuk menghidupkan LED dan probe logika,
diperlukan tegangan minimum sesuai dengan
spesifikasi LED dan probe logika. Oleh karena itu,
tabel 7 menunjukkan spesifikasi tegangan minimum
yang dapat menghidupkan LED dan probe logika.
Simpulan
1. Sebuah flip-flop dapat tetap berada dalam
keadaan terakhirnya hingga pemicu eksternal
memaksa masuk ke keadaan lain. Oleh karena
itu, itu merupakan elemen memori.
2. Dalam keadaan tidak aktif, sebuah flip-flop
menyimpan atau mengingat karena tetap
berada dalam keadaan terakhirnya.
3. Kondisi tidak valid terjadi ketika baik R
maupun S dalam flip-flop RS berada dalam
keadaan tinggi. Keadaan yang tidak diinginkan
ini dilarang karena mewakili kontradiksi.
4. Salah satu cara untuk membangun flip-flop RS
adalah dengan gerbang NOR yang saling
terhubung. Sebagai alternatif, gerbang NAND
dapat digunakan.
5. Biasanya, sinyal yang disebut sebagai clock
menentukan kapan sebuah flip-flop dapat
mengubah keadaannya.
6. Dengan menyertakan inverter, kita dapat
mengubah flip-flop RS menjadi flip-flop D.
Keuntungan besar dari flip-flop D adalah tidak
adanya kondisi yang tidak valid.
7. Flip-flop D yang dipicu oleh tepi naik positif
menyimpan bit data hanya pada tepi naik dari
clock.
8. PRESET dan CLEAR memungkinkan
pengaturan langsung atau pengaturan ulang
langsung dari flip-flop, tanpa memperhatikan
apa yang dilakukan oleh clock.
9. Sebuah flip-flop toggle mengubah keadaan
pada setiap siklus clock dan dikenal sebagai
flip-flop pembagi-dua.
10. Bergantung pada nilai-nilai J dan K, sebuah
flip-flop JK akan tidak melakukan apa-apa,
mengatur, mereset, atau beralih.
TEORI TAMBAHAN
Flip-Flop
Flip-flop adalah suatu rangkaian elektronik yang
memiliki dua kondisi stabil dan dapat digunakan untuk
menyimpan informasi. Flip-flop merupakan salah satu
pengaplikasian dari logic gate yang bersifat
multivibtartor bistabil.dikatakan multivibrator
dikarenakan kedua tingkat tegangan output pada
miltivibrator akan stabil dan hanya akan mengubah
situasi tingkat tegangan keluarannya saat ditrigger.
Flip-flop memiliki 2 outputs.
(Dickson, 2019)
Jenis-Jenis Flip-Flop
Flip-flop Elektronik yang pertama kali ditemukan oleh
dua orang ahli fisika Inggris William Eccles and F. W.
Jordan pada tahun 1918 ini merupakan dasar dari
penyimpan data memory pada komputer maupun
Smartphone. Flip-flop juga dapat digunakan sebagai
penghitung detak dan sebagai penyinkronsasian input
sinyal waktu variabel untuk beberapa sinyal waktu
referensi.
1. JK Flip-Flop
Kelebihan JK Flip-flop adalah tidak adanya
kondisi terlarang atau yang berarti di beri
berapapun inputan asalkan terdapat clock
maka akan terjadi perubahan pada
keluarannya / outputnya.
2. RS Flip-Flop
RS FF ini adalah dasar dari semua Flip-flop
yang memiliki 2 gerbang inputan / masukan
yaitu R dan S. R artinya “RESET” dan S
artinya “SET”. Flip-flop yang satu ini
mempunyai 2 keluaran / outputyaitu Q dan
Q`.
Bila S diberi logika 1 dan R diberi logika 0,
maka output Q akan berada pada logika 0 dan
Q not pada logika 1. Bila R diberi logika 1
dan S diberi logika 0 maka keadaan output
akan berubah menjadi Q berada pada logik 1
dan Q not pada logika 0. Sifat paling penting
dari Flip-Flop adalah bahwa sistem ini dapat
menempati salah satu dari dua keadaan stabil
yaitu stabil I diperoleh saat Q =1 dan Q not =
0, stabil ke II diperoleh saat Q=0 dan Q not.
3. D Flip-Flop
D Flip-flop merupakan salah satu jenis Flip-
flop yang dibangun dengan menggunakan
Flip-flop RS. Perbedaan dengan Flip-flop RS
terletak pada inputan R, pada D Flip-flop
inputan R terlebih dahulu diberi gerbang
NOT. maka setiap masukan ke D FF ini akan
memberi keadaan yang berbeda pada input
RS, dengan demikian hanya terdapat 2
keadaan “SET” dan “RESET” S=0 dan R=1
atau S=1 dan R=0, jadi dapat disi.
4. CRS Flip-Flop
Adalah clocked RS-FF yang dilengkapi
dengan sebuah terminal pulsa clock. Pulsa
clock ini berfungsi mengatur keadaan Set dan
Reset. Bila pulsa clock berlogik 0, maka
perubahan logik pada input R dan S tidak
akan mengakibatkan perubahan pada output
Q dan Qnot. Akan tetapi apabila pulsa clock
berlogik 1, maka perubahan pada input R dan
S dapat mengakibatkan perubahan pada
output Q dan Q not.
5. T Flip-Flop
T Flip-flop merupakan rangkaian flip-flop
yang telah di buat dengan menggunakan flip-
flop J-K yang kedua inputnya dihubungkan
menjadi satu maka akan diperoleh flip-flop
yang memiliki watak membalik output
sebelumnya jika inputannya tinggi dan
outputnya akan tetap jika inputnya rendah.
(Widianto, 2019)s
Cara Kerja Flip-Flop
Cara kerja flip-flop bergantung pada jenisnya.
1. D Flip-Flop (Data Flip-Flop)
D Flip-Flop memiliki dua input utama, yaitu
"Data" (D) dan "Clock" (C). Ini adalah
bagaimana D Flip-Flop bekerja:
Ketika clock (C) berubah (naik atau turun,
tergantung pada desain flip-flop), flip-flop
akan menyimpan nilai yang ada pada input
Data (D) pada saat itu. Jika pada saat clock
berubah, input D adalah 1, maka flip-flop
akan menyimpan 1 sebagai nilai keluaran.
Selama clock tetap pada keadaan yang sama
(tinggi atau rendah), nilai yang disimpan di
dalam flip-flop tetap tidak berubah. Artinya,
perubahan apapun pada input D tidak akan
memengaruhi keluaran flip-flop sampai clock
berubah lagi.
Ketika clock berubah, nilai yang ada pada
input D akan segera diumpankan ke keluaran
flip-flop. Dengan kata lain, flip-flop akan
mengambil nilai D dan menyimpannya
sebagai keluaran hingga ada perubahan pada
D selama periode clock berikutnya.
2. SR Flip-Flop (Set-Reset Flip-Flop)
SR Flip-Flop memiliki dua input, yaitu "Set"
(S) dan "Reset" (R). Ini adalah bagaimana SR
Flip-Flop bekerja:
Ketika S = 1 dan R = 0, flip-flop akan
mengambil nilai 1.
Ketika S = 0 dan R = 1, flip-flop akan
mengambil nilai 0.
Ketika kedua input S dan R adalah 0, maka
status sebelumnya akan dipertahankan.
3. JK Flip-Flop
JK Flip-Flop memiliki tiga input, yaitu "J,"
"K," dan "Clock" (C). Ini adalah bagaimana
JK Flip-Flop bekerja:
Jika J = 1 dan K = 0 saat clock berubah, maka
flip-flop akan mengambil nilai 1.
 Jika J = 0 dan K = 1 saat clock berubah, maka sinyal digital agar tidak berubah secara tiba-tiba
flip-flop akan mengambil nilai 0. atau untuk mengatur kondisi tertentu sebelum
Jika J = 1 dan K = 1 saat clock berubah, maka sinyal digunakan.
flip-flop akan melakukan operasi "toggle," (Harris, 2012)
yaitu mengubah status sebelumnya.
Jika J = 0 dan K = 0 saat clock berubah, maka
status sebelumnya akan dipertahankan.
ALAT DAN BAHAN
(Harris, 2012)
No. Alat / Komponen Ketera Juml
Sejarah Flip-Flop ngan / ah
Tipe
Sejarah flip-flop dalam konteks elektronika digital
dapat ditelusuri kembali ke perkembangan awal 1 Catu Daya DC +5V 1
komputer dan elektronika. Ini adalah salah satu elemen
penting dalam perangkat elektronik digital modern. 2 IC 7402 1
Sayangnya, informasi sejarah tentang flip-flop tidak 3 Resistor 7404 1
terlalu mendalam dalam literatur yang saya punya
hingga pengetahuan saya berakhir pada September 7474 1
2021. Namun, saya dapat memberikan informasi
umum tentang sejarah flip-flop dan beberapa referensi 7476 1
yang mungkin dapat membantu Anda lebih lanjut:
22k 1
Flip-flop pertama kali digunakan dalam konteks
rangkaian digital pada pertengahan abad ke-20, 4 LED - 1
bersamaan dengan perkembangan awal komputer 5 Logic Breadboard; - 1
elektronik. Mereka digunakan untuk menyimpan dan Three SPDT Switches
mengubah status bit dalam komputer. Pada awalnya,
flip-flop dibuat dengan menggunakan tabung vakum Tabel 1.8. Alat dan Bahan.
(vacuum tube), dan kemudian digantikan oleh
transistor saat teknologi semikonduktor berkembang.
(Meacham, 1975) CARA KERJA
Kegunaan Flip-Flop RS Latch
1. Merangkai rangkaian NOR latch seperti pada
1. Penyimpanan Data: Flip-flop digunakan untuk Gambar 13.
menyimpan data dalam berbagai bentuk bit, 2. Mengatur saklar R dan S sesuai dengan
penyimpanan instruksi dalam unit kendali kombinasi input pada Tabel 9. Mengikuti
komputer, atau penyimpanan sementara data urutan yang tertera; mencatat Q dan Q_
dalam berbagai jenis perangkat digital. output untuk setiap input.
2. Pengaturan Keadaan: Flip-flop digunakan untuk 3. Mengatur RS latch hanya menggunakan
mengatur dan mengingat keadaan dalam NAND gate. Membandingkan dan analisis
rangkaian digital. Ini digunakan dalam hasilnya dengan NOR gate.
pembuatan counters (penghitung), timers
(penghitung waktu).
3. Komunikasi Serial: Flip-flop dapat digunakan
dalam implementasi komunikasi serial, di mana
data dikirim satu bit pada satu waktu. Mereka
digunakan dalam pembuatan shift registers yang
digunakan untuk mengirim dan menerima data
secara serial. Tabel 1.9. (a) RS Latch NOR Gate
4. Pengendalian Logika: Flip-flop digunakan dalam
pengendalian logika seperti dalam pembuatan
rangkaian pembatas (flip-flop master-slave) dan
rangkaian-pemantau (latch).
5. Pengamanan Sinyal: Flip-flop dapat digunakan
dalam desain rangkaian untuk mengamankan
 Edge-triggered D Flip-Flop
1. Menghubungkan rangkaian pada
Gambar15.
2. Menutup S1 dan ground ke input CLK.
Membuka S2 dan menutup S3. Perhatikan
flip-flop ada pada keadaan reset. Membuka
Tabel 1.9. (b) RS Latch NAND Gate
S3 dan output Q seharusnya tetap low (LED
hijau menyala).
3. Menutup S2 (preset) dan output Q
seharusnya berada pada kondisi set (LED
merah menyala). Membuka S2 dan flip-flop
tetap set.
4. Menutup S1 (low input). Menghilangkan
ground ke CLK dan menggantinya dengan
gelombang kotak diatur seperti langkah 1 D
latch. Mencatat output Q pada Tabel 11.
5. Membuka S1 (high input). Mencatat output
Q pada Tabel 11.

Gambar 1.13. Percobaan RS Latch

D Latch
1. Merangkai rangkaian Clocked D latch seperti
pada Gambar 14. Tabel 1.11. Edge-triggered D Flip-Flop
2. Menghubungkan generator gelombang kotak
ke CLK input. mengatur generator ke 5V
dengan 1kHz.
3. Mengatur saklar D ke input low. Mengukur
dan mencatat Q dan Q_ pada Tabel 10.
4. Mengulangi langkah sebelumnya untuk
saklar D ke input high.
5. Menghilangkan generator gelombang kotak
dan mengatur input ke high. Memastikan
input D tidak mempengaruhi perubahan
output.

Gambar 1.15. Percobaan Edge-triggered D Flip-Flop

Tabel 1.10. D Latch
JK Flip-Flop
1. Menghubungkan rangkaian pada
Gambar16. Mengatur input J dan K.
Menghubungkan generator gelombang
kotak ke input CLK dan mengatur generator
ke 5v dengan 1kHz.
2. Menutup S2 dan membuka S4. Mencatat
output Q pada Tabel 12. Membuka S2 dan
menutup S4, menempatkan input J dan K ke
kondisi reset dan mencatat output Q pada
Gambar 1.14. Clocked D Flip-Flop Tabel 12.
 3. Membuka S2 dan menutup S4. Seharusnya HASIL
Q tidak berubah. Jika ini yang terjadi,
menuliskan ‘NC’ pada Tabel 13.
4. Mengatur input J dan K uuang lain tertera
pada Tabel 13. Mencatat output Q
(mencatat ‘toggle’ untuk baris terakhir jika
berjalan dengan benar).
5. Meninggalkan kedua J dan K high.
Mengukur dan menghitung frekuensi dari
output Q dan mencatat nilainya disini.
f = __________
Gambar 1.17. Rangkaian RS Latch NOR Gate.

Input Output
R S Q Q_
0 0 No Change
Tabel 1.12. Preset Clear JK Flip-Flop
0 1 1 0
1 0 0 1
1 1 Invalid
Tabel 1.14. Rangkaian RS Latch NOR Gate.

Tabel 1.13. JK Flip-Flop

Gambar 1.18. Rangkaian RS Latch NAND Gate.

Input Output
R S Q Q_
0 0 Invalid
0 1 1 0
1 0 0 1
1 1 No Change
Tabel 1.15. Rangkaian RS Latch NAND Gate.

Gambar 1.16. Percobaan Edge-triggered JK Flip-Flop

 Gambar 1.19. Rangkaian D Latch. Gambar 1.22. Rangkaian JK Flip-Flop Preset Clear.

Input Output Input Output

D CLK Q Q_ PRESET CLEAR Q Q_
0  0 1 1 X 0 1
1  1 1 X 1 1 0
Tabel 1.16. Rangkaian D Lath. Tabel 1.19. Rangkaian JK Flip-Flop Preset Clear.

Gambar 1.20. Rangkaian Edge-triggered D Flip-Flop. Gambar 1.23. Rangkaian JK Flip-Flop.

Input Output Input Output

D3 CLK Q J K CLK Q Q_
0  1 0 0  1 0
1  1 0 1  0 1
Tabel 1.17. Rangkaian Edge-triggered D Flip-Flop. 1 0  1 0
1 1  Toggle
Tabel 1.20. Rangkaian JK Flip-Flop.

PEMBAHASAN

Pada praktikum modul 3 tentang rangkaian flip-flop,

Gambar 1.21. Rangkaian Edge-triggered D Flip-Flop.
praktikan melakukan percobaan dengan
memanfaatkan pengembangan rangkaian gerbang
Input Output logika. Pada pengembangannya, ternyata rangkaian
NAND dan NOR memiliki sifat unik dimana IC dapat
D2 CLK Q menyimpan informasi yang dimasukkan sebelumnya.
0  0 Sehingga daoat dimanfaatkan sebagai memori.
1  1 Rangkaian tersebut dikenal dengan nama Flip-Flop.
Tabel 1.18. Rangkaian Edge-triggered D Flip-Flop.
IC menjadi komponen utama pada praktikum kali ini.
IC yang digunakan bertipe TTL (Transistor-
Transistor Logic) yang berarti, IC yang digunakan
mengandung transistor sebagai saklar untuk
melakukan operasi logika. Komponen selajutnya yang
digunakan adalah LED untuk melihat ouput yang
dihasilkan. Jika LED menyala, maka outputnya high,
jika LED mati, maka outputnya low. Kabel jumper
juga digunakan untuk menghubungkan rangkaian dari
komponen satu ke yang lainnya. Black box digunakan
sebagai sumber arus searah dengan saklar yang sudah
tertanam pada black box.
Pada percobaan pertama, akan dibuktikan rangkaian
RS Flip-Flop atau Reset dan Set Flip-Flop seperti pada
Gambar 1.17. Pada teorinya, jika input diterapkan
pada posisi reset, maka output Q_ akan menyala,
sedangkan jika input diterapkan pada posisi set, maka
output Q yang akan menyala. Ketika input
dikembalikan pada posisi 0 0, maka rangkaian NOR
akan menyimpan data input sebelumnya.
Kebalikannya pada rangkaian NAND pada Gambar
1.18, IC akan menyimpan data pada posisi input 1 1.
Pada saat percobaan dilakukan, teori berhasil
dibuktikan dengan adanya tabel kebenaran pada Tabel
1.14 dan 1.15 yang sesuai dengan teori maupun data
simulasi.
Pada percobaan kedua, akan dibuktikan rangkaian D
Flip-Flop atau Data Flip-Flop seperti pada Gambar
1.19. Pada teorinya, D flip-flop merupakan
pengembangan lebih lanjut dari RS Flip-Flop yang
salah satu inputnya diinvert. Sehingga tidak
memungkinkan adanya kondisi invlid. Pada saat
percobaan dilakukan, teori berhasil dibuktikan dengan
adanya tabel kebenaran pada Tabel 1.16 yang sesuai
dengan teori maupun data simulasi.
Pada percobaan ketiga, akan dibuktikan rangkaian
Edge-triggered D Flip-Flop seperti pada Gambar 1.20.
Pada teorinya, edge-triggered D flip-flop hanya akan
menyimpan data ketika clock pada posisi tepi naik.
Jika clock pada posisi tepi turun, data tidak akan
tersimpan. Pada saat percobaan dilakukan, teori
berhasil dibuktikan dengan adanya tabel kebenaran
pada Tabel 1.17 yang sesuai dengan teori maupun data
simulasi
Pada percobaan keempat yang pertama, akan
dibuktikan rangkaian JK Flip-Flop Preset Clear.
Seperti pada Gambar 1.22. Pada teorinya, PRESET
dan CLEAR memungkinkan pengaturan langsung atau
pengaturan ulang langsung dari flip-flop, tanpa
memperhatikan apa yang dilakukan oleh clock. Pada
saat percobaan dilakukan, teori berhasil dibuktikan
dengan adanya tabel kebenaran pada Tabel 1.19 yang
sesuai dengan teori maupun data simulasi.
Pada percobaan keempat yang kedua, akan dibuktikan
rangkaian JK Flip-Flop. Seperti pada Gambar 1.23.
Pada teorinya, PRESET dan CLEAR memungkinkan
pengaturan langsung atau pengaturan ulang langsung
dari flip-flop, tanpa memperhatikan apa yang
dilakukan oleh clock. Serta ketika semua input high,
maka arus akan mengalir ke kedua output secara
bergantian sehingga lampu berkedip bergantian. Pada
saat percobaan dilakukan, teori berhasil dibuktikan
dengan adanya tabel kebenaran pada Tabel 1.20 yang
sesuai dengan teori maupun data simulasi
Pada saat percobaan berlangsung, tentu tidak luput
dari kesalahan. Kesalahan yang terjadi yang
diakibatkan oleh praktikan yaitu kurang teliti dalam
merangkai rangkaian sehingga percobaan harus
diulang berkali-kali. Kesalahan yang disebabkan oleh
alat yaitu adanya ketidaksempurnaan pada alat yang
menyebabkan beberapa output yang keluar tidak
sesuai dengan teori. Hal ini dapat terjadi disebabkan
oleh beberapa faktor seperti IC yang panas dan
konstruksi IC yang kurang baik.
KESIMPULAN
Berdasarkan percobaan yang telah dilakukan oleh
praktikan pada modul tiga yaitu, sistem rangkaian
logika dapat dikembangkan lebih lanjut menjadi
sistem yang dapat menyimpan memori data.
RS flip-flop dapat dibuat menggunakan NOR dan
NAND gate dengan fungsi yang sama yaitu
menyimpan memori. Namun masih memiliki
kekurangan karena memiliki kondisi invalid.
D flip-flop merupakan RS flip-flop dengan input yang
diinversi sehingga memungkinkan untuk menyimpan
data tanpa kondisi invalid.
T flip-flop merupakan rangkaian flip-flop yang telah
di buat dengan menggunakan JK flip-flop yang kedua
inputnya dihubungkan menjadi satu maka akan
diperoleh flip-flop yang memiliki sifat membalik
output sebelumnya jika inputannya tinggi dan
outputnya akan tetap jika inputnya rendah.
JK flip-flop merupakan rangkaian flip-flop yang
outputnya memiliki sifat unik ketika kedua inputnya
bernilai high. Outputnya akan menyala secara
bergantian.
 Referensi
1. Dickson Kho. (2019) Pengertian Flip-Flop dan
Jenis-Jenisnya. Teknik Elektronika.
2. Widianto, M. H. (2019). Flip-Flop dan Jenis-
Jenisnya. Universitas Bina Nusantara.
3. Harris, D. M. (2012). Digital Design and
Computer Architecture. Morgan Kaufmann.
4. Meacham, L. A. (1975). A History of
Engineering and Science in the Bell System.
AT&T.
LAMPIRAN

Data Percobaan
A. Rangkaian RS Latch
Tabel 2.1. Data simulasi Rangkaian RS Latch (a)

Skematik

Variasi Hasil

Input 1: 0

Input 2: 0

No Change

Input 1: 0

Input 2: 1

Q: 1

Q_: 0
Input 1: 1

Input 2: 0

Q: 0

Q_: 1

Input 1: 1
Input 2: 1

invalid
 Tabel 2.2. Data simulasi Rangkaian RS Latch (b)

Skematik

Variasi Hasil

Input 1: 0

Input 2: 0

invalid

Input 1: 0

Input 2: 1

Q: 1

Q_: 0
Input 1: 1

Input 2: 0

Q: 0

Q_: 1

Input 1: 1
Input 2: 1

No Change
B. D Latch
Tabel 2.3. Data simulasi Rangkaian D latch

Skematik

Variasi Hasil

Input D: 0

Q: 0

Q_: 1

Input D: 1

Q: 1

Q_: 0
C. Edge-triggered D Flip-Flop
Tabel 2.4. Data simulasi Rangkaian Edge-triggered D Flip-Flop D3

Skematik

Variasi Hasil

Input D: 0

Q: 0

Q_: 1

Input D: 1

Q: 1

Q_: 0
Tabel 2.5. Data simulasi Rangkaian Edge-triggered D Flip-Flop D2

Skematik

Variasi Hasil

Input D: 0

Q: 0

Q_: 1

Input D: 1

Q: 1

Q_: 0
D. JK Flip-Flop Preset Clear
Tabel Tabel 2.6. Data simulasi Rangkaian JK Flip-Flop Preset Clear

Skematik

Variasi Hasil

Preset: 1

Clear: 0

Q: 0

Q_: 1

Preset: 0

Clear: 1

Q: 0

Q_: 1
E. JK Flip-Flop Preset Clear
Tabel 2.7. Data simulasi Rangkaian JK Flip-Flop

Skematik

Variasi Hasil

J: 0

K: 0

Q: 1

Q_: 0

J: 0

K: 1

Q: 0

Q_: 1
J: 1

K: 0

Q: 0

Q_: 1

J: 1

K: 1

toggle
Data Simulasi
A. Rangkaian RS Latch
Tabel 3.1. Data simulasi Rangkaian RS Latch (a)

Skematik

Variasi Hasil

Input 1: 0

Input 2: 0

Q: 0

Q_: 0

Input 1: 0

Input 2: 1

Q: 1

Q_: 0
Input 1: 1

Input 2: 0

Q: 0

Q_: 1

Input 1: 1
Input 2: 1

Q: 0

Q_: 0
 Tabel 3.2. Data simulasi Rangkaian RS Latch (b)

Skematik

Variasi Hasil

Input 1: 0

Input 2: 0

Q: 1

Q_: 1

Input 1: 0

Input 2: 1

Q: 1

Q_: 0
Input 1: 1

Input 2: 0

Q: 0

Q_: 1

Input 1: 1
Input 2: 1

Q: 0

Q_: 0
B. D Latch
Tabel 3.3. Data simulasi Rangkaian D latch

Skematik

Variasi Hasil

Input 1: 0

Input 2: 0

Q: 0

Q_: 1

Input 1: 0

Input 2: 1

Q: 1

Q_: 0
Input 1: 1

Input 2: 0

Q: 1

Q_: 0

Input 1: 1
Input 2: 1

Q: 1

Q_: 0
C. Edge-triggered D Flip-Flop
Tabel 3.4. Data simulasi Rangkaian Edge-triggered D Flip-Flop

Skematik

Variasi Hasil

Input 1: 0

Input 2: 0

Input 3: 0

LED 1: 1

LED 2: 1

Input 1: 0

Input 2: 0

Input 3: 1

LED 1: 1

LED 2: 0
Input 1: 0

Input 2: 1

Input 3: 0

LED 1: 0

LED 2: 1

Input 1: 0

Input 2: 1

Input 3: 1

LED 1: 1

LED 2: 0

Input 1: 1

Input 2: 0

Input 3: 0

LED 1: 1

LED 2: 1

Input 1: 1

Input 2: 0

Input 3: 1

LED 1: 1

LED 2: 0
Input 1: 1

Input 2: 1

Input 3: 0

LED 1: 0

LED 2: 1

Input 1: 1

Input 2: 1

Input 3: 1

LED 1: 1

LED 2: 0
D. JK Flip-Flop Preset Clear
Tabel 3.5. Data simulasi Rangkaian JK Flip-Flop Preset Clear

Skematik

Variasi Hasil

Preset: 0

Clear: 0

Q: 0

Q_: 1

Preset: 0

Clear: 1

Q: 0

Q_: 1
Preset: 1

Clear: 0

Q: 0

Q_: 0

Preset: 1

Clear: 1

Q: 0

Q_: 0
E. JK Flip-Flop Preset Clear
Tabel 3.6. Data simulasi Rangkaian JK Flip-Flop

Skematik

Variasi Hasil

J: 0

K: 0

Q: 0

Q_: 1

J: 0

K: 1

Q: 0

Q_: 1
J: 1

K: 0

Q: 0

Q_: 1

J: 1

K: 1

Q: 0

Q_: 1