Digital Integrated Circuits: AND Gate, OR Gate, The Inverter, The

NOR Gate, The NAND Gate

Hendri Erka Setya – 2106724170, Magdala Nurrahma – 2106724100
Departemen Fisika, Fakultas Matematika dan Ilmu Pengetahuan Alam Universitas Indonesia
Depok, Jawa Barat 16436
hendri.erka@ui.ac.id

Elektronika digital menggunakan sistem biner (0 dan 1) sebagai prinsip utamanya. Gate adalah rangkaian logika
dengan satu output dan satu atau lebih input; sinyal output terbentuk karena kombinasi tertentu dari sinyal-sinyal
input. Percobaan ini berfokus menguji gerbang AND dan OR, dan kombinasinya. Praktikum Modul 1 ini bertujuan
untuk mengetahui karakteristik dan simbol logika dari AND gate & OR gate dan menentukan tabel kebenaran dari
kombinasinya, menentukan tabel kebenaran untuk NOR gate secara ekspeimen, menggunakan logika NOR untuk
membuat inverter logika, dan menggunakan logika NOR untuk membangun NAND gate dan menentukan tabel
kebenarannya. Praktikan mempelajari dan menerapkan persamaan aljabar boolean.

PENDAHULUAN TEORI DASAR

Elektronika merupakan cabang ilmu fisika yang
mempelajari tentang rangkaian listrik dan komponen-
komponennya; termasuk emisi, perilaku, efek
elektron, dan perangkat elektronik. Adapun
elektronika digital yaitu sistem elektronika yang
menerapkan isyarat digital, seperti sistem biner (0 dan
1) dan merupakan representasi dari aljabar boolean.
Saat ini, elektronika digital diterapkan hampir di
segala aspek kehidupan manusia, beberapa di
antaranya adalah komputer, telepon genggam, jam
tangan, dan sebagainya.
Dalam elektronika digital, gerbang (gate) adalah
rangkaian logika dengan satu output dan satu atau
lebih input; sinyal output terbentuk karena kombinasi
tertentu dari sinyal-sinyal input. Dalam percobaan ini
kita menguji gerbang AND dan OR, dan membuat
kombinasinya. Rangkaian logika dapat berupa satu
dari dua keadaan seperti on atau off, high atau low,
termagnetisasi atau tidak termagnetisasi, dan
sebagainya. Kondisi ini dapat berperan sebagai saklar
pengubah.
Rangkaian Logika
Dalam elektronika digital, sebuah gerbang (gate)
merupakan rangkaian logika dengan satu output dan
satu atau lebih input; sinyal output terbentuk karena
kombinasi tertentu dari sinyal-sinyal input. Dalam
percobaan ini kita menguji gerbang AND dan OR.
Rangkaian logika dapat berupa satu dari dua keadaan
seperti on atau off, high atau low, termagnetisasi atau
tidak termagnetisasi, dan sebagainya. Sebuah saklar
pengubah adalah contoh sederhana dari suatu
perangkat dengan dua-keadaan.
AND Gate
Gambar 1.1 menunjukkan rangkaian dioda dengan
sebuah switch input dan resistor 100 kΩ. Sumber
tegangan yang digunakan +5V. Ketika switch pada
posisi ground, diode dalam keadaan bias maju dan
sekitar 0.7 Volt melewati diode. Dengan demikian,
tegangan output rendah ketika inputnya rendah.

Setelah melakukan praktikum Modul 1 ini, praktikan

diharapkan mampu mengetahui karakteristik dan
simbol logika dari AND gate dan OR gate,
menentukan tabel kebenaran dari kombinasi AND
gate dan OR gate berdasarkan eksperimen,
menentukan tabel kebenaran untuk NOR gate secara
ekspeimen, menggunakan logika NOR untuk
membuat inverter logika, dan menggunakan logika
NOR untuk membangun NAND gate dan
menentukan tabel kebenarannya berdasarkan hasil
eksperimen. Praktikan juga dapat memahami Gambar 1.1 Dioda bias-maju berperan seperti saklar
persamaan aljabar boolean berdasarkan rangkaian tertutup
logika yang digunakan.
Di sisi lain, ketika saklar terhubung dengan sumber
tegangan +5 V, tegangan yang melewati kombinasi
dioda-resistor sama dengan nol. Sehingga, dioda tidak
terhubung (terkonduksi). Karena tidak adanya arus
yang melewati load resistor, output yang dihasilkan
sepenuhnya berasal dari power supply. Dengan kata
lain, output yang dihasilkan tinggi (+5V) ketika
inputnya tinggi.
Sekaranag perhatikan AND gate dengan dua-input
pada gambar 1.2(a). Ketika kedua saklar dalam
keadaan ground, kedua dioda terkonduksi (terhubung)
dan output yang dihasilkan rendah. Jika S1
dihubungkan ke +5V dan S2 terhubung ke ground,
kemudian outputnya tetap rendah karena dioda D2
tetap mengalami konduksi. Begitu pula sebaliknya,
jika S1 terhubung ke ground dan S2 terhubung ke +5
V, dioda D1 tetap terkonduksi dan output yang
dihasilkan tetap bernilai rendah.
Satu-satunya cara untuk mendapatkan output yang
tinggi adalah dengan membuat tinggi semua input
AND gate. Jika S1 dan S2 keduanya +5V, kedua dioda
akan tidak terkonduksi. Dalam kasus ini, output
seluruhnya bernilai seperti tegangan suplai karena
tidak adanya arus yang melewati load resistor. Dengan
menambah dioda dan saklar, kita dapat mendapat 3
input AND gate, 4 input AND gate, dan seterusnya.
Tanpa memedulikan berapa jumlah input yang
dimiliki AND gate, operasinya adalah sama karena ini
adalah semua-atau-tidak ada satupun gerbang. Dengan
demikian, semua input harus tinggi untuk
menghasilkan output yang tinggi, dan sebaliknya.
Gambar 1.2 AND gate. (a) Rangkaian dioda; (b) 2-input;
(c) 3-input; (d) 4-input.
Transistor, MOSFETs, dan perangkat lain juga dapat
digunakan dalam konstruksi dari AND gate. Gambar
1.2(b) menunjukkan simbol skematik untuk AND gate
dua input dari desain apapun. Gambar 1.2(c)
menunjukkan simbol untuk AND gate tiga input,
sedangkan gambar 2.2(d) adalah AND gate empat
input. Untuk gerbang AND ini kerjanya dapat
diringkas sebagai: Semua input harus tinggi untuk
mendapat output yang tinggi.
Truth Table for Two-Input AND Gate
Aksi rangkaian logika biasanya diringkas dalam
bentuk tabel kebenaran. Ini adalah tabel yang
menunjukkan output untuk semua kombinasi sinyal
input. Tabel 1.1 menunjukkan tabel kebenaran untuk
gerbang AND 2-masukan.
Biner berarti 'dua'. Komputer menggunakan sistem
bilangan biner. Daripada memiliki angka 0 hingga 9,
sistem bilangan biner hanya memiliki angka 0 dan 1.
Ini lebih cocok untuk elektronik digital di mana
sinyalnya rendah atau tinggi, sakelar terbuka atau
tertutup, lampu mati atau hidup, dan sebagainya.
Dalam percobaan kami, kami akan menggunakan
logika positif; ini berarti biner 0 mewakili yang rendah
state dan biner 1 mewakili state tinggi. Dengan
mengingat hal ini, tabel 1.2 adalah tabel kebenaran
dari gerbang AND 2-masukan seperti yang biasanya
ditunjukkan. Ini memberikan informasi yang sama
seperti tabel 1.1, diharapkan menggunakan kode biner
di mana 0 rendah dan 1 tinggi.
Tabel 1.1 AND-Gate 2 Input
Tabel 1.2 AND-Gate 2 Input
OR Gate and Truth Table
Gambar 1.3(a) menunjukkan gerbang OR 2-masukan.
Ketika kedua sakelar berada di posisi ground, dioda
tidak konduktor, dan outputnya rendah. Jika salah satu
sakelar diatur ke +5V, maka diodanya berfungsi dan
outputnya kira-kira +4.3V. Faktanya, kedua sakelar
bisa berada di +5V dan outputnya akan sekitar +4.3V
(diodanya paralel).
Oleh karena itu, jika salah satu input tinggi atau jika
keduanya tinggi, outputnya tinggi. Tabel 1.3
merangkum pengoperasian gerbang OR 2-masukan
dalam bentuk biner Os dan 1s. Seperti yang Anda lihat,
jika kedua input rendah, outputnya rendah. Jika salah
satu input tinggi, outputnya tinggi. Jika kedua input
tinggi, output tinggi.
Berbeda dengan gerbang AND dimana semua input
harus high untuk mendapatkan output yang tinggi,
gerbang OR memiliki output yang tinggi jika ada input
yang high. Gambar 1.3(b) menunjukkan simbol untuk
gerbang OR dua masukan . Dengan menambahkan
lebih banyak dioda ke gerbang, kita dapat
menghasilkan gerbang OR 3 masukan, gerbang OR 4
masukan, dan seterusnya. Gambar 1.3(c) dan (d)
menunjukkan simbol skematik untuk gerbang OR 3-
dan 4-masukan dari desain apapun.
Gambar 1.3 OR Gate. (a) Diode circuit; (b) 2-input; (c) 3-
input; (4) 4-input
Tabel 1.3 OR Gate 2-Input
Combined AND-OR Gates
Kombinasi gerbang AND dan OR dapat digunakan
untuk melakukan operasi logika kompleks di
komputer . Gambar 1.4 adalah contoh menggabungkan
gerbang AND dan OR. Gambar 1.4 adalah contoh
penggabungan gerbang AND dan OR. Untuk
menganalisis rangkaian ini, pertimbangkan apa yang
terjadi untuk semua input yang mungkin dimulai
dengan semua rendah, satu rendah, dan seterusnya.
Misalnya, jika semua input rendah, gerbang AND
memiliki output rendah; oleh karena itu, kedua input
ke gerbang OR rendah dan output akhir rendah. Ini
adalah entri pertama yang ditaburkan di tabel 1.4.
Selanjutnya, pertimbangkan A rendah, B rendah, dan
C tinggi . Gerbang OR memiliki input tinggi; oleh
karena itu, output akhirnya tinggi. Ini adalah entri
kedua dalam tabel 1.4. Dengan menganalisis
kombinasi input yang tersisa, Anda bisa mendapatkan
entri lain yang ditampilkan di tabel kebenaran. ( Anda
harus menganalisis entri yang tersisa.)
IC Gates
Saat ini, sebagian besar rangkaian logika tersedia
sebagai IC. Transistor-transistor Logic (TTL) menjadi
tersedia secara komersial pada tahun 1964. Sejak itu,
telah menjadi keluarga IC digital yang paling populer.
Dalam percobaan ini Anda akan bekerja dengan
gerbang TTL.
IC 7408, salah satu dari banyak IC yang tersedia di
keluarga TTL. Seperti yang Anda lihat, paket in-line
ganda ini berisi 4 gerbang AND. Untuk alasan ini, ini
disebut gerbang AND dua masukan quad. Perhatikan
bahwa pin14 adalah pin suplai. Agar perangkat TTL
berfungsi dengan baik, tegangan suplai harus antara
+4,75 dan +5,25 V. Inilah sebabnya +5V adalah
tegangan suplai nominal yang ditentukan untuk semua
perangkat TTL. Perhatikan juga pin 7, landasan
bersama untuk chip . Yang lainnya pin untuk input dan
output.

Gambar 1.4 Rangkaian AND-OR
Keempat gerbang AND tidak bergantung satu sama
lain. Dengan kata lain, mereka dapat dihubungkan satu
sama lain atau ke perangkat TTL lain seperti gerbang
OR dua input quad (IC 7432). Sekali lagi, perhatikan
pin 14 terhubung ke tegangan suplai dan pin 7 ke
ground.
Tabel 1.4 Rangkaian AND-OR
Boolean Equations
Aljabar Boolean adalah aljabar khusus yang
digunakan dengan rangkaian logika. Dalam aljabar
Boolean, variabel hanya dapat memiliki satu dari dua
nilai: 0 atau 1. Hal lain yang berbeda tentang aljabar
Boolean adalah arti dari tanda tambah dan waktu.
Dalam aljabar Boolean, tanda '+' berarti operasi
ATAU. Misalnya, jika input ke gerbang OR adalah A
dan B, output Y diberikan oleh
𝑌 =𝐴+𝐵
Baca persamaan ini sebagai Y sama dengan A ATAU
B. Demikian pula, tanda * digunakan untuk operasi
AND. Oleh karena itu, output dari gerbang AND 2-
masukan ditulis sebagai:
𝑌 = 𝐴∗ 𝐵
atau hanya sebagai
𝑌 = 𝐴𝐵
Dibaca Y sama dengan A AND B.
Ekspresi ini dapat digabungkan untuk
menggambarkan rangkaian logika apa pun. Misalnya,
gerbang AND pada gambar 1.4 dapat dinyatakan
dalam aljabar Boolean sebagai AB. Output ini
mensuplai satu input ke gerbang OR yang outputnya
(dan output akhir dari rangkaian) adalah
𝑌 = 𝐴𝐵 + 𝐶
NOT Logic
Sebuah sirkuit NOT hanyalah sebuah inverter, seperti
pada gambar 1.5(a) -sebuah penguat , bias untuk
memotong - yang outputnya 180 ° dari fase dengan
inputnya. Ketika 0 V (logika rendah) atau tidak ada
input yang diterapkan, transistor terputus dan output
berada di Vcc ; yaitu tinggi. Ketika +5 V( + Vcc atau
logika tinggi) diterapkan ke basis, transistor jenuh
mendorong tegangan kolektor ke 0,1 V, logika rendah.
Simbol skema untuk rangkaian NOT atau INVERTER
ditunjukkan pada Gambar 1.5(b).
Ekspresi Boolean untuk karakteristik inverter
diberikan oleh
𝑌 = 𝐴̅
Bilah di atas A mewakili NOT. Jadi , jika huruf A
mewakili tingkat tinggi (1). Mewakili rendah, dan jika
𝐴 = 0, 𝐴̅ = 1.
IC 7404 adalah gerbang TTL dengan enam inverter.
Seperti pada 7408 dan 7432, pin 14 adalah suplai dan
pin 7 adalah ground.
NOR and NAND Gate
Tiga rangkaian blok bangunan, AND, OR, dan NOT,
berfungsi sebagai dasar untuk rangkaian logika
lainnya . Gerbang NOR menggabungkan logika NOT
dan OR. Apa yang menjadi ciri rangkaian NOR adalah
bahwa input rendah dihasilkan ketika sinyal tinggi
diterapkan ke input A, atau ke input B, atau ke input
N, atau ke kombinasi input apa pun. Output tinggi
dihasilkan ketika semua input rendah. Jadi, status
keluaran untuk NOT-OR atau NOR adalah kebalikan
dari gerbang OR.
Gambar 1.5 (a) NOT atau rangkaian inverter; (b) Simbol
logika
 Gambar 1.6 Simbol logika NOR-gate dengan 2 input
Gambar 1.6 adalah simbol skema untuk gerbang NOR
dengan dua input. Tabel kebenaran gerbang NOR 2-
input ditunjukkan pada tabel 2.1, dan ekspresi Boolean
untuk gerbang NOR diberikan oleh
𝑌 = ̅̅̅̅̅̅̅̅
𝐴+𝐵
Rangkaian yang menggabungkan fungsi NOT dan
AND disebut gerbang NAND. Gerbang NAND
dengan 2 masukan ditunjukkan pada Gambar 1. 7, dan
tabel kebenarannya ditunjukkan pada tabel 1.6.
Keluarannya seperti yang akan dihasilkan oleh Sirkuit
NOT AND; maka istilah ' NAND '. Gerbang NAND
adalah oleh karena itu sebuah gerbang AND dengan
keluarannya terbalik. Ekspresi Boolean untuk gerbang
NAND adalah
̅̅̅̅̅̅̅
𝐴∗𝐵 =𝑌
Tabel 1.5 NOR-Gate 2 input
TTL Logic Chips
Keadaan seni saat ini menggunakan logika TTL sirkuit
terpadu (IC) dalam pembuatan gerbang NOT,NOR ,
dan NAND. IC dijuluki 'chip' karena elektronik yang
sebenarnya diproduksi pada substrat berukuran kecil
yang muncul sebagai chip dari blok material yang
lebih besar. Dalam percobaan ini Anda akan
menggunakan 7427, sebuah IC logika positif TTL .
Perangkat ini adalah gerbang NOR 3-input tiga.
Gambar 1.8 adalah tampilan atas dari 7427 yang
menunjukkan input dan output dari masing-masing
dari tiga gerbang. Juga diperlihatkan sambungan untuk
+ Vcc , terminal 14, dan sambungan arde di terminal
7. 7427 beroperasi dengan suplai+5V.
De Morgan’s Theorem
Gambar 1.7 Simbol logika NAND-gate dengan 2 input
Diinginkan untuk menghubungkan gerbang bersama-
sama dalam jumlah sesedikit mungkin untuk
menciptakan hasil keluaran yang diinginkan dengan
serangkaian kondisi masukan yang tetap. Sebagai
alternatif, mungkin perlu menggunakan satu jenis
gerbang untuk menghasilkan beberapa fungsi logika
lainnya. Membeli satu jenis IC dalam jumlah besar
memiliki keuntungan mengurangi biaya chip ini.
Dua teori digunakan untuk memfasilitasi tujuan
pertama, Aljabar Boolean , menggunakan aturan
berdasarkan operasi gerbang logika kemudian,
Teorema De Morgan, diperiksa di sini.
De Morgan menyatakan, secara sederhana , bahwa
kebalikan dari hubungan Boolean dinyatakan sebagai
hubungan baru yang berlawanan nilai dan fungsi
aslinya . adalah, keadaan input dibalik (A ke A) dan
fungsi dibalik (OR ke AND dan DAN ke ATAU).
Untuk menerapkan konsep ini, pertimbangkan
ekspresi Boolean untuk gerbang NOR.
Tabel 1.6 NAND-gate dnegan 2 input
̅̅̅̅̅̅̅
𝐴∗𝐵 =𝑌
Untuk 'menghancurkan' ekspresi itu, pertama-tama
balikkan setiap input dan fungsinya, sehingga ekspresi
Boolean menjadi
𝑌 = 𝐴̅ ∗ 𝐵̅
Teorema De Morgan menyatakan bahwa kedua
ekspresi ini identik; bahwa
̅̅̅̅̅̅̅̅
𝐴 + 𝐵 = 𝐴̅ ∗ 𝐵̅
Tabel kebenaran untuk keduanya menghasilkan hasil
yang sama dengan tabel 1.5. Ambil satu set input,
katakanlah, A-0 dan B=0, dan terapkan pada kedua
ekspresi. Ekspresi NOR asli mengatakan A+B
terbalik.0+ 0 menghasilkan nol. Membalikkan hasil- T1. Commutative Law
hasil ini memiliki hasil akhir 1. a. 𝑨 + 𝑩 = 𝑩 + 𝑨
b. 𝑨. 𝑩 = 𝑩. 𝑨
Sekarang ekspresi tidak terorganisir, terbalik adalah
AND dengan B terbalik. Dalam contoh ini, 0 terbalik T2. Assosiave Law
a. (𝑨 + 𝑩) + 𝑪 = 𝑨 + (𝑩 + 𝑪)
adalah 1, dan 1 AND 1 menghasilkan hasil 1.
b. 𝑨. 𝑩). 𝑪 = 𝑨. (𝑩. 𝑪)
Perhatikan bahwa kedua ekspresi menghasilkan hasil
yang sama untuk kondisi input yang sama. T3. Distributive Law
a. 𝑨. (𝑩 + 𝑪) = 𝑨. 𝑩 + 𝑨. 𝑪
TEORI TAMBAHAN b. 𝑨 + (𝑩. 𝑪) = (𝑨 + 𝑩). (𝑨. 𝑪)
Aljabar Boolean ini pertama kali diperkenalkan oleh T4. Identity Law
seorang Matematikawan Inggris pada tahun 1854. a. 𝑨 + 𝑨 = 𝑨
Nama Boolean sendiri diambil dari nama penemunya b. 𝑨. 𝑨 = 𝑨
yaitu George Boole. Aljabar Boolean adalah T5. Negotiation Law
matematika (tools) yang digunakan untuk a. (𝑨′) = 𝑨′
menganalisis dan menyederhanakan gerbang logika b. 𝑨. 𝑨 = 𝑨
pada rangkaian-rangkaian digital elektronika.
T6. Redundance Law
Boolean pada dasarnya merupakan tipe data yang a. 𝑨 + 𝑨. 𝑩 = 𝑨
hanya terdiri dari dua nilai yaitu “True” dan “False” b. 𝑨. (𝑨 + 𝑩) = 𝑨
atau “Tinggi” dan “Rendah” yang biasanya T7.
dilambangkan dengan angka “1” dan “0” pada gerbang a. 𝟎+𝑨=𝑨
logika ataupun bahasa pemrograman komputer. b. 𝟏. 𝑨 = 𝑨
c. 𝟏+𝑨=𝟏
Postulat dan teorema aljabar boolean tujuan utamanya d. 𝟎. 𝑨 = 𝟎
adalah untuk penyederhanaan ekspresi logika,
T8.
persamaan logika, dan persamaan boolean (fungsi
a. 𝑨′ + 𝑨 = 𝟏
boolean) sehingga diperoleh bentuk sesederhana b. 𝑨′ . 𝑨 = 𝟎
mungkin dari rangkaian logika (logic diagram).
T9.
Dalam mengembangkan sistem aljabar boolean, perlu a. 𝑨 + 𝑨′ . 𝑩 = 𝑨 + 𝑩
dilakukan asumsi-asumsi yaitu Postulat Boolean dan b. 𝑨. (𝑨′ + 𝑩) = 𝑨. 𝑩
Teorema Aljabar Boolean. Postulat Boolean T10. De Morgan’s Theorem
ditunjukkan oleh gambar 2.1. a. ̅̅̅̅̅̅̅̅
𝑨+𝑩=𝑨 ̅. 𝑩
̅.
b. ̅̅̅̅̅
𝑨. 𝑩 = 𝑨 ̅+𝑩 ̅
Adapun Teorema Aljabar Boolean yang berisikan
hukum-hukum operasi pada aljabar boolean yang CARA KERJA
dapat digunakan dan dikombinasikan dalam proses
penyederhanaan tersebut.

Gambar 2 Postulat Boolean

Gambar 3.1 Percobaan AND Gate

Gambar 3.2 Percobaan OR Gate
Pada praktikum modul 1 ini terdapat 5 macam
percobaan. Percobaan 1 adalah terkait AND gate.
Percobaan 2 mengenai OR gate. Percobaan 3 adalah
terkait kombinasi AND-OR gate. Percobaan 4 yaitu
NOR gate logic. Adapun percobaan terakhir adalah
NAND gate logic.
Pada percobaan AND gate, praktikan mengawali
percobaan dengan menghubungkan eangkaian pada
gambar 3 (dengan pin 14 ke +5V dan pin 7 ke ground).
Kemudian praktikan mengatur saklar sesuai
kebutuhan untuk mendapatkan kombinasi input yang
berbeda seperti pada gambar 3. Praktikan mencatat
nilai/keadaan output sebagai 0 atau 1 untuk setiap
kemungkinan input.
Gambar 3.3 Percobaan Kombinasi AND-OR gate
Gambar 3.4 Percobaan Rangkaian 4 dan Tabel
Kebenaran 4
Pada percobaan OR gate, praktikan menghubungkan
rangkaian pada gambar 3.2 dan mengukur tegangan
output untuk setiap kombinasi output dari tabel yang
ditunjukkan oleh gambar 3.2. Praktikan mencatat
nilai/keadaan output sebagai 0 atau 1 untuk setiap
kemungkinan input.
Pada percobaan kombinasi AND-OR gate, praktikan
memulai percobaan dengan menghubungkan
rangkaian pada gambar 3.3. praktikan mengatur saklar
untuk setiap input seperti pada gambar 3.3 lalu
mencatat keadaan/nilai output sebagai 0 dan 1.
Kemudian praktikan merancang sebuah rangkaian 3
input dengan beberapa kombinasi gerbang-gerbang
untuk mendapatkan output tinggi hanya ketika semua
inputnya tinggi. Praktikan menggambar rangkaian
tersebut. Dilanjutkan dengan menguji rangkaian
tersebut secara eksperimen dan mencatat hasilnya
dalam tabel kebenaran. Praktikan menentukan apa
ekspresi Boolean yang tepat untuk rangkaian tersebut.
Lalu praktikan merancang sebuah gerbang OR dengan
4 input menggunakan kombinasi gerbang apapun.
Gambar 3.5 Percobaan Rangkaian 5 dan Tabel
Kebenaran 5
 Gambar 4.2 Hasil Pecobaan 2 – OR gate
Gambar 3.6 Percobaan Rangkaian 6 dan Tabel HASIL
Kebenaran 6
Setelah praktikan membuat dan menguji rangkaian
Praktikan menggambar rangkaian tersebut dan seperti pada gambar 3.1, gambar 3.2, dan gambar 3.3,
menguji rangkaian secara eksperimen dan mencatat gambar 3.4, gambar 3.5 dan gambar 3.6 diperoleh hasil
hasilnya dalam suatu tabel kebenaran. Praktikan percobaan (rangkaian yang dibuat dan diujikan)
menentukan apa ekspresi Boolean yang tepat untuk sebagai berikut dengan data pengamatan yang diambil
rangkaian tersebut. adalah indikator nyala lampu led sebagai kondisi
output, di mana lampu nyala untuk keadaan 1, dan 0
Pada percobaan 4 terkait NOR gate logic, praktikan untuk keadaan lampu tidak menyala.
menghubungkan rangkaian pada gambar 3.4 dan
melengkapi tabel kebenaran. Praktikan mengambil
gambar untuk setiap langkah.Menghubungkan
rangkaian seperti pada gambar 3.5 dan melengkapi
tabel kebenaran. Praktikan mengambil gambar untuk
setiap langkah. Lalu praktikan menghubungkan
rangkaian pada gambar 3.6 dan melengkapi tabel
kebenaran. Praktikan menentukan ekspresi Boolean
yang tepat untuk rangkaian tersebut.

Pada percobaan 5 terkait NAND gate logic, praktikan

menghubungkan rangkaian seperti pada gambar 3.4 Gambar 4.3 Hasil Pecobaan 3 – Kombinasi AND-OR gate
dan melengkapi tabel kebenaran (mengganti 7427
dengan 7410). Praktikan mengambil gambar untuk
setiap langkah. Praktikan menghubungkan rangkaian
seperti pada gambar 3.5 dan melengkapi tabel
kebenaran (mengganti 7427 dengan 7410) lalu
mengambil gambar untuk setiap langkah. Selanjutnya
praktikan menghubungkan rangkaian pada gambar 3.6
dan melengkapi tabel kebenaran (mengganti 7427
dengan 7410). Praktikan menentukan ekspresi
Gambar 4.4 Hasil Pecobaan 3 – Rangkaian 3 input yang
Boolean yang tepat untuk rangkaian tersebut. outputnya hanya high apabila semua input high

Gambar 4.1 Hasil Pecobaan 1 – AND gate Gambar 4.5 Hasil percobaan 3 - Rangkaian OR 4 input
Gambar 4.6 Hasil percobaan 4 rangkaian 4 Gambar 4.11 Hasil percobaan 5 rangkaian 6

Dari seluruh rangkaian perlakuan berdasarkan prosedur yang

telah dijalankan pada masing-masing percobaan, berikut
adalah data pengamatan hasil percobaan disajikan dalam
tabel-tabel berikut, dengan Y menyatakan output dari hasil
percobaan.

Tabel 4.1 Hasil Percobaan 1 – AND Gate (Rangkaian 1)

Input Y
A B
0 0 0
Gambar 4.7 Hasil percobaan 4 rangkaian 5
0 1 0
1 0 0
1 1 1

Tabel 4.2 Hasil Percobaan 2 - OR Gate (Rangkaian 2)

Input Y
A B
0 0 0
0 1 1
1 0 1
1 1 1
Gambar 4.8 Hasil percobaan 4 rangkaian 6
Tabel 4.3 Hasil Percobaan 3 Kombinasi AND-OR
(Rangkaian 3)

Input Y
A B C
0 0 0 0
0 0 1 1
0 1 0 0
1 0 0 0
1 0 1 1
0 1 1 1
Gambar 4.9 Hasil percobaan 5 rangkaian 4 1 1 0 1
1 1 1 1

Tabel 4.4 Hasil Percobaan 3 (Rangkaian 3 input yang

outputnya hanya high apabila semua input high

Input Y
A B C
0 0 0 0
0 0 1 0
0 1 0 0
1 0 0 0
Gambar 4.10 Hasil percobaan 5 rangkaian 5
 1 0 1 0 Tabel 4.9 Hasil Percobaan 5 Rangkaian 4
0 1 1 0
Input Y
1 1 0 0
A B C
1 1 1 1
0 0 0 1
Tabel 4.5 Hasil Percobaan 3 (Rangkaian OR 4 input) 0 0 1 1
0 1 0 1
Input Y 1 0 0 1
A B C D 1 0 1 1
0 0 0 0 0 0 1 1 1
0 0 0 1 0 1 1 0 1
0 0 1 0 0 1 1 1 1
0 1 0 0 0
1 0 0 0 0
1 0 0 1 0 Tabel 4.10 Hasil Percobaan 5 Rangkaian 5
1 0 1 0 0 Input Y
1 1 0 0 0 A B
0 1 1 0 0 0 0 0
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 1 1 0 0 1 1 1
1 1 0 1 0
1 0 1 1 0 Tabel 4.11 Hasil Percobaan 5 Rangkaian 6
0 1 1 1 0
1 1 1 1 0 Input Y
A B
0 0 1
Tabel 4.6 Hasil Percobaan 4 Rangkaian 4 0 1 0
1 0 0
Input Y
1 1 0
A B C
0 0 0 0
0 0 1 1
0 1 0 1 PEMBAHASAN
1 0 0 1
1 0 1 1 Pada praktikum modul 1 ini, praktikan melakukan
0 1 1 1 simulasi percobaan menggunakan software EasyEDA,
1 1 0 1 yang tujuannya sebagaia bahan acuan hasil
1 1 1 1 (pembanding) pada pelaksanaan praktkum offline.
Pada kondisi offline, praktikan melakukan praktikum
Tabel 4.7 Hasil Percobaan 4 Rangkaian 5 secara langsung, menggunakan komponen-komponen
elektronika langsung yang dipasang di atas
Input Y protoboard. Komponen-komponen yang praktikan
A B gunakan adalah power supply DC, multimeter digital,
0 0 0 IC: 7408,7432,7427,7404, 7400, resistor, sakelar
0 1 0 SPDT dan lampu LED.
1 0 0
1 1 1
Pada percobaan pertama terkait AND gate, diperoleh
Tabel 4.8 Hasil Percobaan 4 Rangkaian 6 hasil output lampu led tidak menyala ketika input
(kondisi saklar dengan 1 untuk kondisi tertutup dan 0
Input Y untuk kondisi saklar terbuka) A dan B berturut-turut
A B masing-masing 0 dan 0; 0 dan 1; 1 dan 0. Sedangkan
0 0 1 ketika kondisi input A dan B berturut-turut yang
0 1 1 diberikan adalah 1 dan 1 (saklar tertutup)
1 0 1 menghasilkan output 1 (lampu led menyala). Hasil ini
1 1 0 sesuai dengan teori di mana gerbang AND gate akan
menghasilkan output 1 ketika kedua input bernilai 1
dan akan menghasilkan 0 untuk kondisi selainnya
(input 0 dan 0, input 0 dan 1, input 1 dan 0), atau dalam
bentuk aljabar booleannya:
𝑌 = 𝐴 ∙ 𝐵.
Pada percobaan kedua terkait OR gate, diperoleh hasil
output lampu led menyala ketika input (kondisi saklar
dengan 1 untuk kondisi tertutup dan 0 untuk kondisi
saklar terbuka) A dan B berturut-turut masing-masing
0 dan 1; 1 dan 1; juga 1 dan 1. Sedangkan ketika
kondisi input A dan B berturut-turut yang diberikan
adalah 0 dan 0 (kedua saklar tertutup) menghasilkan
output 0 (lampu led tidak menyala). Hasil ini sesuai
dengan teori di mana gerbang OR gate akan
menghasilkan output 1 ketika salah satu input atau
keduanya bernilai 1 dan akan menghasilkan 0 untuk
kondisi input keduanya 0, atau dalam bentuk aljabar
booleannya
𝑌 =𝐴+𝐵
Pada percobaan ketiga tentang kombinasi AND-OR
gate, setelah membuat dan menghubungkan rangkaian
pada gambar 3.3 dan mengatur saklar sesuai
kebutuhan input di mana pada rangkaian tersebut
terdiri dari 1 buah gerbang AND dan 1 buah gerbang
OR dan output AND gate sebagai salah satu input OR
gate. Diperoleh hasil output bernilai 0 (lampu led tidak
menyala) ketika input A-B-C berturut-turut adalah 0-
0-0, 0-1-0, 1-0-0. Sedangkan untuk kombinasi input
A-B-C berturut-turut 0-0-1, 1-0-1, 0-1-1, 1-1-0, dan 1-
1-1 menghasilkan output 1 yaitu led dalam kondisi
menyala. Hasil ini sesuai dengan teori di mana kondisi
tersebut memenuhi persamaan aljabar boolean berikut
𝑌 = (𝐴 ∙ 𝐵) + 𝐶.
Pada variasi kedua dengan rangkaian dimodifikasi
menjadi 2 buah gerbang AND, diperoleh hasil sesuai
langkah yang diminta pada modul yaitu membuat
rangkaian dengan output high terjaid ketika seluruh
input dalam kondisis high. Pada rangkaian ini, kondisi
tersebut terpenuhi ketika input 1-1-1 dan output 1. Hal
ini sesuai dengan teori dengan persamaan aljabar
booleannya:
𝑌 = ((𝐴 ∙ 𝐵) ∙ (𝐶 )).
Pada percobaan ketiga variasi 3, di mana kondisi
rangkaian adalah dengan 3 buah gerbang OR sehingga
dibutuhkan 4 kondisi input. Dari keseluruhan
kombinasi input diperoleh output 0 atau lampu tidak
menyala untuk semua kondisi. Hal ini
mengindikasikan terdapat kesalahan dalam percobaan,
praktikan menganalisis kesalahan terjadi dalam
penyusunan rangkaian di mana kabel jumper salah
masuk ke nomor pin IC ataupun karena kabel yang
kurang kencang saat dihubungkan ke blackboard (ke
power supply). Seharusnya kondisi output akan
mengikuti persamaan aljabar boolean berikut.
𝑌 = ((𝐴 + 𝐵) + (𝐶 + 𝐷))
Pada percobaan keempat terkait NOR gate logic,
setelah rangkaian dihubungkan ke power supply dc,
diperoleh hasil output 0 (led tidak menyala) ketika
input A-B-C 0-0-0. Sedangkan output bernilai 1
(lampu led menyala) ketika input A-B-C masing-
masing berturut-turut adalah 0-0-1, 0-1-0, 1-0-0, 1-0-
1, 0-1-1, 1-1-0, dan 1-1-1. Ini menunjukkan banhwa
NOR gate berkebalikan dengan OR gate. Hal Hasil ini
selalu memenuhi kondisi dari aljabar boolean berikut.
𝑌 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐴 + 𝐵 + 𝐶 ) + 0 + 0)
Pada variasi 1 percobaan 4, yaitu rangkaian 5, terdiri
atas dua input NOT gate, dilanjutkan outputnya
sebagai input untuk gerbang NOR. Diperoleh hasil di
mana led menyala (1) ketika seluruh input bernilai 1,
sedangkan untuk kondisi input lainnya mengakibatkan
output bernilai 1. Hasil ini tidak dapat dibandingkan
dengan simulasi pada software easyEDA karena
mengalami error setelah running. Namun demikian,
dapat ditelaah melalui persamaan boolean yang tepat
dari rangkaian tersebut yaitu
𝑌 = ̅̅̅̅̅̅̅̅
𝐴̅ + 𝐵̅.
Dengan demikian hasil yang diperoleh sesuai teori
dengan prinsip rangkain gerbang logika sesuai yang
diujikan.
Adapun pada percobaan 4 variasi kedua, sesuai dengan
gambar rangkaian 6 maka rangkaian seperti pada
rangkaian 5 namun outputnya kembali dijadikan
masukan NOR gate. Hasil yang diperoleh
berkebalikan dengan percobaan 4 variasi 1. Dengan
demikian NOR gate (dan NOT gate) dapat
dikembangkan (dirancang) sebagai inverter atau
pembalik. Hasil pada percobaan ini sesuai dengan teori
dan persamaan booleannya, yaitu
̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅
̅ + 𝐵̅).
𝑌 = (𝐴
Pada percobaan kelima mengenai NAND gate logic,
setelah menjalankan langkah-langkah percobaan
sesuai prosedur, diperoleh output bernilai 1 (keadaan
lampu led tidak menyala) ketika saklarnya A-B-C
adalah 0-0-0, sedangkan untuk kondisi input selainnya
diperoleh output bernilai 1 (lampu led menyala). Hal
ini tidak sesuai dengan teori di mana seharusnya
output berniali 0 ketika saklar input A-B-C dalam
kondisi 1-1-1. Hal ini mengindikasikan terdapat
kesalahan dalam menjalankan percobaan. Praktikan
menduga kesalahan bersumber dari perancangan
rangkaian dan atau dari kabel penghubung dari pin IC
ke power supply yang rentan terhadap posisi
ketinggian dan kekencangan pemasangan.
Pada percobaan NAND gate variasi pertama,
percobaan dengan simulasi di software EasyEDA
tidak bisa menjadi pembanding dikarenakan tidak
dapat menjalankan running simulation akibat error
sistem. Setelah menjalankan prosedur didapatkan hasil
output benilai 0 ketika saklar input 0-0 sedangkan
untuk putput bernilai 1 terjadi ketika kondisi input
lainnya, di mana A-B berturut-turut 0-1, 1-0, dan 1-1.
Adapun untuk percobaan NAND gate variasi kedua,
dengan output rangkaian percobaan 5 variasi 1 sebagai
input ke NOT gate diperoleh hasil berkebalikan
dengan hasil sebelumnya, di mana ketika input A-B
salah satu atau keduanaya bernilai 1, maka output
bernilai 0 (lampu led tidak menyala), sedangkan ketika
saklar input A-B dalam kondisi 0-0 output benilai 1.
Hasil percobaan sesuai dengan prinsip kerja NAND
gate di mana output NAND gate berkebalikan dengan
AND gate: akan bernilai 0 ketika seluruh inputnya
dalam kondisi 1 dan akan menghasilkan output 0
ketika kondisi selain yang telah disebutkan. Hal ini
sesuai dengan teori dan persamaan boolean untuk
keadaan rangkaian tersebut di mana outputnya
dinyatakan dengan
𝑌 = ̅̅̅̅̅̅
𝐴̅ ∙ 𝐵̅
untuk percobaan 5 variasi 1, dan akan sama dengan
̅̅̅̅̅̅̅
𝑌 = ̅̅̅̅̅̅
𝐴̅ ∙ 𝐵̅
untuk percobaan 5 variasi kedua.
KESIMPULAN
Karakteristik gerbang AND adalah memiliki 1 output
dan 2 input atau lebih dengan output yang dihasilkan
bernilai 1 (high) hanya ketika keseluruhan inputnya
dalam kondisi high (1). Sedangkan karakteristik
gerbang AND adalah memiliki 1 output dan 2 input
atau lebih dengan output yang dihasilkan bernilai 1
(high) hanya ketika keseluruhan inputnya dalam
kondisi high (1). Sedangkan untuk OR gate, memiliki
1 output dan 2 input atau lebih dengan output yang
dihasilkan bernilai 1 (high) ketika 1 atau lebih
inputnya dalam kondisi high (1).
Tabel kebenaran dari kombinasi rangkaian logika
AND-OR gate yaitu seperti terlampir pada lampiran
data pengamatan bagian tabel 3 A, di mana untuk
kondisi 3 input: output akan bernilai 0 jika inputnya
A_B-C berturut-turut 0-0-0, 0-0-1, dan 0-1-0;
sedangkan untuknkondisi input lainnya akan
menghasilkanoutput 1 (high).
Tabel kebenaran untuk NOR gate yaitu outputnya
berkebalikan dengan output daripada tabel kebenaran
OR gate. Berdasarkan hasil percobaan, logika NOR
dapat digunakan untuk membuat suatu inverter
(rangkaian pembalik) dengan memanfaatkan NOT
gate.
Adapaun logika NOR juga dapat digunakan untuk
membangun gerbang NAND dengan memanfaatkan
NOT gate dan memanipulasi rangkaian seperti pada
percobaan 5. Tabel kebenaran untuk NAND gate yaitu
outputnya berkebalikan dengan output daripada tabel
kebenaran AND gate.
Referensi
1. Tim Penulis. (2022). Modul 1-Praktikum Elektronika II:
Digital Integrated Circuits: AND Gate, OR Gate, The
Inverter, The NOR Gate, The NAND Gate. Diakses pada
11 September 2022. URL:
https://emas2.ui.ac.id/pluginfile.php/3092195/mod_reso
urce/content/2/Modul%201%20-
%20Praktikum%20Elektronika%20II.pdf
2. Kleitz, William. (2012). Digital Electronics a Practical
Approach with VHDL 9th Edition. State University of
New York-Tompkins Cortland, USA. Pearson Education,
Ltd.
3. Nurcipto, D. (n.d.). Rangkaian Logika Digital. Diakses
pada 18 September 2022. Melalui URL:
https://repository.dinus.ac.id/docs/ajar/ED4.pdf
4. Politeknik Elektronika Negeri Surabaya. (2015).
Elektronika Digital. Diakses pada 17 September 2022.
URL: https://prima.lecturer.pens.ac.id/elkadigit.html
5. Politeknik Elektronika Negeri Surabaya. (2015). Konsep
Digital dan Gerbang Logika. Diakses pada 17
September 2022. Melalui URL:
https://prima.lecturer.pens.ac.id/ElkaDigit1/Topik1.pdf
LAMPIRAN
1. TABEL DATA PENGAMATAN
Percobaan 1 – AND Gate (Rangkaian 1)
Input Y
A B
0 0 0
0 1 0
1 0 0
1 1 1

Percobaan 2 - OR Gate (Rangkaian 2)

Input Y
A B
0 0 0
0 1 1
1 0 1
1 1 1

Percobaan 3 – Kombinasi AND-OR Gate

A. Kombinasi AND-OR (Rangkaian 3)
Input Y
A B C
0 0 0 0
0 0 1 1
0 1 0 0
1 0 0 0
1 0 1 1
0 1 1 1
1 1 0 1
1 1 1 1

B. Variasi 1; Rangkaian 3 input yang outputnya hanya high apabila semua input high
Input Y
A B C
0 0 0 0
0 0 1 0
0 1 0 0
1 0 0 0
1 0 1 0
0 1 1 0
1 1 0 0
 1 1 1 1

C. Variasi 2; Rangkaian OR 4 input

Input Y
A B C D
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 1 0 0 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
0 1 1 0 0
0 0 1 1 0
0 1 0 1 0
1 1 1 0 0
1 1 0 1 0
1 0 1 1 0
0 1 1 1 0
1 1 1 1 0

Percobaan 4 – NOR Gate Logic

A. Rangkaian 4
Input Y
A B C
0 0 0 0
0 0 1 1
0 1 0 1
1 0 0 1
1 0 1 1
0 1 1 1
1 1 0 1
1 1 1 1

B. Rangkaian 5
Input Y
A B
0 0 0
0 1 0
1 0 0
 1 1 1

C. Rangkaian 6
Input Y
A B
0 0 1
0 1 1
1 0 1
1 1 0

Percobaan 5 – NAND Gate Logic

A. Rangkaian 4
Input Y
A B C
0 0 0 1
0 0 1 1
0 1 0 1
1 0 0 1
1 0 1 1
0 1 1 1
1 1 0 1
1 1 1 1

B. Rangkaian 5
Input Y
A B
0 0 0
0 1 1
1 0 1
1 1 1

C. Rangkaian 6
Input Y
A B
0 0 1
0 1 0
1 0 0
1 1 0

2. HASIL PERCOBAAN
Percobaan 1 – AND Gate (Rangkaian 1)

Rangkaian Hasil
 A B Y
0 0 1

A B Y
0 1 0

A B Y
1 0 0

A B Y
1 1 1

Percobaan 2 - OR Gate (Rangkaian 2)

Rangkaian Hasil
 A B Y
0 0 0

A B Y
0 1 1

A B Y
1 0 1

A B Y
1 1 1

Percobaan 3 – Kombinasi AND-OR Gate

A. Kombinasi AND-OR (Rangkaian 3)

Rangkaian Hasil
A B C Y
0 0 0 0

A B C Y
0 0 1 1

A B C Y
0 1 0 0

A B C Y
0 1 1 1

A B C Y
1 0 0 0
 A B C Y
1 0 1 1

A B C Y
1 1 0 1

A B C Y
1 1 1 1

B. Variasi 1; Rangkaian 3 input yang outputnya hanya high apabila semua input high

Rangkaian Hasil
(Belum terlaksana)

C. Variasi 2; Rangkaian OR 4 input

Rangkaian Hasil
A B C D Y
0 0 0 0 0
A B C D Y
0 0 0 1 0

A B C D Y
0 0 1 0 0

A B C D Y
0 1 0 0 0

A B C D Y
1 0 0 0 0

A B C D Y
1 0 0 1 0

A B C D Y
1 0 1 0 0
A B C D Y
1 1 0 0 0

A B C D Y
0 1 1 0 0

A B C D Y
0 1 0 1 0

A B C D Y
1 1 1 0 0

A B C D Y
1 0 1 1 0
 A B C D Y
1 1 0 1 0

A B C D Y
1 1 1 0 0

A B C D Y
1 1 1 1 0

A B C D Y
0 0 1 1 0

Percobaan 4 – NOR Gate Logic

A. Rangkaian 4

Rangkaian Hasil
A B C Y
0 0 0 0

A B C Y
0 0 0 1

A B C Y
0 1 0 1

A B C Y
0 1 1 1

A B C Y
1 0 0 1
 A B C Y
1 0 1 1

A B C Y
1 1 0 1

A B C Y
1 1 1 1

B. Rangkaian 5

Rangkaian Hasil
A B Y
0 0 0

A B Y
0 1 0
 A B Y
1 0 0

A B Y
1 1 1

C. Rangkaian 6

Rangkaian Hasil
A B Y
0 0 1

A B Y
0 1 1

A B Y
1 0 1
 A B Y
1 1 0

Percobaan 5 – NAND Gate Logic

A. Rangkaian 4

Rangkaian Hasil
A B C Y
0 0 0 0

A B C Y
0 0 1 1

A B C Y
0 1 0 1
A B C Y
0 1 1 1

A B C Y
1 0 0 1

A B C Y
1 0 1 1

A B C Y
1 1 0 1

A B C Y
1 1 1 1
B. Rangkaian 5

Rangkaian Hasil
A B Y
0 0 0

A B Y
0 1 1

A B Y
1 0 1

A B Y
1 1 1

C. Rangkaian 6

Rangkaian Hasil
 A B Y
0 0 1

A B Y
0 1 0

A B Y
1 0 0

A B Y
1 1 0

3. SIMULASI
Percobaan 1 – AND Gate (Rangkaian 1)

Rangkaian Hasil
 A B Y
0 0 0

A B Y
1 0 0

A B Y
0 1 0

A B Y
1 1 1

Percobaan 2 - OR Gate (Rangkaian 2)

Rangkaian Hasil
 A B Y
0 0 0

A B Y
0 1 1

A B Y
1 0 1

A B Y
1 1 1

Percobaan 3 – Kombinasi AND-OR Gate

A. Kombinasi AND-OR (Rangkaian 3)

Rangkaian Hasil
A B C Y
0 0 0 0

A B C Y
0 0 1 1

A B C Y
0 0 0 0

A B C Y
0 1 1 1
 A B C Y
1 0 0 0

A B C Y
1 0 1 1

A B C Y
1 1 0 1

A B C Y
1 1 1 1

B. Variasi 1; Rangkaian 3 input yang outputnya hanya high apabila semua input high
Rangkaian Hasil
A B C Y
0 0 0 0

A B C Y
0 0 1 0

A B C Y
0 1 0 0

A B C Y
1 0 0 0

A B C Y
1 0 1 0

A B C Y
1 1 0 0
 A B C Y
0 1 1 0

A B C Y
1 1 1 1

C. Variasi 2; Rangkaian OR 4 input

Rangkaian Hasil

A B C D Y
0 0 0 0 0

A B C D Y
0 0 0 1 1
A B C D Y
0 0 1 0 1

A B C D Y
0 1 0 0 1

A B C D Y
1 0 0 0 1
A B C D Y
0 0 1 1 1

A B C D Y
0 1 0 1 1

A B C D Y
0 1 1 0 1
A B C D Y
1 1 0 0 1

A B C D Y
1 0 1 0 1

A B C D Y
1 0 0 1 1

A B C D Y
0 1 1 1 1
A B C D Y
1 0 1 1 1

A B C D Y
1 1 0 1 1

A B C D Y
1 1 1 0 1

A B C D Y
1 1 1 1 1
Percobaan 4 – NOR Gate Logic

A. Rangkaian 4 (Run Simulation Error)

Rangkaian Hasil
A B C Y
0 0 0

A B C Y
0 0 1
A B C Y
0 1 0

A B C Y
1 0 0

A B C Y
0 1 1

A B C Y
1 0 1

A B C Y
1 1 0
 A B C Y
1 1 1

B. Rangkaian 5 (Run Simulation Error)

Rangkaian Hasil
A B Y
0 0

A B Y
0 1

A B Y
1 0

A B Y
1 1
C. Rangkaian 6 (Run Simulation Error)

Rangkaian Hasil
A B Y
0 0

A B Y
0 1

A B Y
1 0

A B Y
1 1

Percobaan 5 – NAND Gate Logic

A. Rangkaian 4 (Run Simulation Error)

Rangkaian Hasil
A B C Y
1 1 1

A B C Y
1 0 1
A B C Y
0 1 1

A B C Y
1 1 1

A B C Y
1 1 0

A B C Y
1 0 1

A B C Y
0 1 1
 A B C Y
1 1 1

B. Rangkaian 5 (Run Simulation Error)

Rangkaian Hasil
A B Y
0 0

A B Y
1 0

A B Y
0 1

A B Y
1 1

C. Rangkaian 6 (Run Simulation Error)

 Rankaian Hasil
A B Y
0 0

A B Y
1 0

A B Y
1 0

A B Y
1 1

4. POST TEST
Soal dan Penyelesaian
1. Perhatikan rangkaian pada Gambar 1.1
 Buatlah:
a. Persamaan Boolean paling sederhana untuk rangkaian tersebut!
b. Gambar rangkaian hasil penyederhanaannya!
c. Tabel kebenarannya!

Penyelesaian:
a. Persamaan Boolean dari rangkaian tersebut adalah
(𝑋1 . ̅̅̅
𝑋2 . ̅̅̅
𝑋3 ) + (𝑋1 . 𝑋2 . ̅̅̅
𝑋3 ) + (𝑋1 . 𝑋2 . 𝑋3 ) + (𝑋̅1 . 𝑋2 . 𝑋3 ) = 𝑓
Dapat disederhanakan menjadi
((𝑋1 . ̅̅̅
𝑋3 )(𝑋2 + ̅̅̅
𝑋2 ) + ((𝑋2 . 𝑋3 (𝑋1 + 𝑋̅1 ))) = 𝑓
(𝑋1 . ̅̅̅
𝑋3 )(1) + (𝑋2 . 𝑋3 )(1) = 𝑓
(𝑋1 . ̅̅̅
𝑋3 ) + (𝑋2 . 𝑋3 ) = 𝑓
Diperoleh
𝒇 = (𝑿𝟏 . ̅̅̅̅
𝑿𝟑 ) + (𝑿𝟐 . 𝑿𝟑 )
b. Rangkaian hasil penyederhanaan dari persamaan boolean di atas (bagian a), yaitu:

c. Tabel kebenaran dari rangkaian digital tersebut adalah sebagai berikut.

X1 X2 X3 F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

2. Sebuah mesin memiliki sebuah safety alarm yang sistemnya tersusun dari rangkaian elektronika
digital. Alarm ini memiliki 3 sensor, yaitu sensor tekanan (P), suhu (T), dan jumlah gas keluaran
(G). Sensor akan mengirimkan sinyal ke alarm jika besaran yang diukur nilainya berlebihan
atau di atas normal. Alarm akan berbunyi ketika kondisi berikut terjadi:
a. Nilai tekanan mesin di atas normal, atau
b. Kedua nilai suhu dan jumlah gas keluaran mesin berlebihan
 Bagaimanakah bentuk rangkaian sistem alarm tersebut dengan gerbang logika sederhana?

Penyelesaian:
Bentuk rangkaian sistem alarm tersebut dengan gerbang logika sederhana adalah sebagai
berikut.
Keterangan: P = Tekanan, T = Suhu, G = Jumlah gas keluaran

3. Rangkaian berikut:
E = (A+B)(C+D)
Memiliki timing diagram input berikut:

gambarkan timing diagram outputnya (E)!

Penyelesaian:
E = (A + B)(C + D)

Output (E) :