LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

Nomor Percobaan : 15
Judul Percobaan : SYNCHRONOUS COUNTER

NAMA NIM
1. ADINDA MUTIARA PUTRI 1315030028
2. GRAHA ESTER 1315030047
3. WENI DITA PRANESWARI 1315030018

Kelas : TT-3C
Dosen : Benny Nixon, ST. MT

Jurusan Teknik Elektro

Program studi Teknik Telekomunikasi
Politeknik Negeri Jakarta
2016
1
 DAFTAR ISI

1. TUJUAN ............................................................................................................ 3
2. DASAR TEORI ................................................................................................. 3
3. ALAT-ALAT YANG DIPERLUKAN ............................................................. 7
4. LANGKAH PERCOBAAN .............................................................................. 7
5. DATA HASIL PERCOBAAN .......................................................................... 8
6. ANALISA DAN HASIL PEMBAHASAN ....................................................... 9
7. KESIMPULAN ................................................................................................. 10
8. DAFTAR PUSTAKA ........................................................................................ 11

2
 PERCOBAAN 15
SYNCHRONOUS COUNTER

1. TUJUAN
 Mengetahui cara perancangan dan merealisasikan synchronouscounter (counter
sinkron
 Dapat merangkai synchronous counter dengan menggunakan IC 7476
 Membuat rangkaian aplikasi synchronous counter

2. DASAR TEORI
Counter merupakan aplikasi dari flip-flop yang mempunyai fungsi menghitung. Proses
penghitungan yang dilakukan countersecara sejuensial, baik menghitung naik (up
counting) maupun turun (down counting). Sedangkan hitungannya bisa teratur ataupun
acak, tergantung kebutuhan.

Synchronous Counter (counter sinkron)

Pemasangan pulsa clock synchronous counter diberikan secara pararel pada setiap flip-
flop, sehingga masing-masing flip-flop mengalami picuan serempak tidak menunggu
pulsa clock dari flip-flop sebelumnya.
Gambar 2.1 merupakan synchronous counter modulus 4, dimana JK-FF difungsikan
sebagai T-FF.

3
Pada praktikum ini akan diamati counter sinkron, dimana pulsa clock diberikan pada
masing-masing input clock flip-flop penyusunnya secara serentak. Sehingga apabilaada
transisi pulsa dari sumber, akan men-trigger seluruh flip-flop secara bersama-sama dan
kondisi outputtergantung dari input J dan K, karena input asinkronnya tidak diaktifkan.

Gambar 2.2 dan Tabel 2.1 menunjukkan bentuk pulsa output rangkaian bentuk pulsa
output rangkaian Counter sinkron modulud 8 yang terjadi pada masing-masing flip=flop.
Dari gambar terlihat bahwa perubahan output terjadi pada perubahan pulsa menuju
negative,bila syaratnya dipenuhi.

Tabel 2.1. Synchronous Counter

Moudulus 8

4
Perencanaan Synchronous Counter

Langkah-langkah dalam perancangan synchronous counter adalah sebagai berikut :

 Menentukan Output Counter yang diinginkan

Output counter dapat menghitung naik (up counting), turun (down counting),
Sedangkan hitungannya bisa teratur ataupun acak, tergantung kebutuhsn. Misal
Output Synchronous Counter Modulus 8adalah : 0,1,2,3,4,5,6,7,0,…..
 Menentukan jenis flip-flop yang biasa digunakan
Jenis flip-flop yang biasa digunakan adalah D-FF dan JK-FF, dimana masing-masing
flip-flop mempunyai tabel eksitasi seperti pada Tabel 2.2 dan Tabel 2.3.

Tabel 2.2. Eksitasi JK-FF

Tabel 2.3. Eksitasi D-FF

5
 Untuk synchronous counter modulus 8 membutuhkan 3 flip-flop

 Menentukan input masing-masing Flip-Flop

Dengan bantuan K-MAP dan tabel eksitasi menentukan persamaan input masing-
masing flip-flop tersebut.

Persamaan input untuk Flip-Flop A :

6
Persamaan input untuk Flip-Flop B :

Persamaan input untuk Flip-Flop C :

7
3. ALAT-ALAT YANG DIPERLUKAN

No. Alat-alat dan komponen Jumlah

IC 7400 ( Quad 2 Input NAND Gate ) 4.
1 IC 7408 (Quad 2 Input AND Gate) 1 4.
IC 7476 (Dual JK-FF) 4.
2 Power Supply DC 1 4.
3 Function Generator 1 4.
4 Resistor 220 Ω 1 4.
5. LED 1 4.
6. Logic Probe 1 4.
7. Protoboard 1 4.
8. Kabel-kabel banana 4 4.
9. Kabel-kabel penghubung Secukupnya 4.
4.
LANGKAH – LANGKAH PERCOBAAN

Langkah-langkah dalam melakukan percobaan adalah sebagai berikut:

1. Buatlah rangkaian synchronous counter modulus 8 seperti gambar 4.2.

U2U1
U2U3 U2U2

8
 Gambar 4.4 Rangkaian Synchronous Counter modulus 8
2. Hubungkan input Clock ke Function Generator, amati keluaran setiap JK-FF catat
hasilnya pada tabel 6.1
3. Buatlah rangkaian Random Counter (counter acak), kemudian catat hasilnya pada
tabel 6.2

4. DATA HASIL PERCOBAAN

No. Percobaan : 15 Pelaksanaan Praktikum : 15 Nov. 2016

Judul : SYNCHRONOUS
COUNTER
Penyerahan Laporan : 22 Nov. 2016
Mata Kuliah : Laboratorium Digital Nama Praktikan : Weni Dita Praneswari
Kelas / Kelompok : TT-3C Nama Rekan Kerja : 1. Adinda Mutiara Putri
Tahun Akademik : 2016 2. Graha Ester

Tabel 6.1. Synchronous CounterModulus 8

INPUT OUTPUT
NO
CLOCK Q1 Q2 Q3
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 1
7 0 0 0
8 0 1 0

Tabel 6.2. Random Counter 2,3,4,5,6

INPUT OUTPUT
NO
CLOCK Q1 Q2 Q3
0 - - -
1 - - -
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 9 0
7 - - -
8 - - -
5. ANALISA DAN PERTANYAAN

1. Pada rangkaian synchronous counter modulus 8, counter akan berhenti menghitung

sampai pada angka 7 (111) dan akan mengalami recycle pada angka 8 (000).
Dari rangkaian 3 bit diatas dapat kita lihat bahwasanya ketika diberi detak JKFF U1
menghasilkan output Q bernilai ‘0’ dan Q’ bernilai ‘1’, yang mana Q menjadi menjadi input
untuk pin J K pada JKFF U2 dan input 1 pada gerbang AND (7408) sedangkan Q’ langsung
menjadi output “Q0” bernilai ‘1’. Output Q JKFF U2 bernilai ‘0’ menjadi input untuk gerbang
AND, gerbang AND hanya menghasilkan output ‘1’ jika input sama-sama bernilai ‘1’, nah
gerbang ini yang akan mempengaruhi input untuk JKFF U3, lalu Q’ JKFF U2 langsung
menjadi output “Q1” bernilai ‘1’. Terakhir JKFF U3 hanya ambil Q’ nya saja untuk dijadikan
output “Q2” yang bernilai ‘1’, sehingga bila kita urutkan menjadi bit biner ‘1 1 1’ yang
menghasilkan angka ‘7’ pada bilangan desimal. Selanjutnya, dengan mereset semua FF pada
urutan cacahan yang kedelapan. Artinya pada urutan cacahan yang kedelapan, semua FF akan
direset sehingga diperoleh 000.
Berikut ini adalah timer dari rangkaian synchronous counter modulus 8

2. Buatlah rangkaian counter sinkron menggunakan IC JK-FF dengan bilangan 2-3-4-5-6

 Buatlah persamaan dengan karnaugh map atau yang lain

10
  Gambar skema rangkaiannya
 Realisasikan rangkaian tersebut pada protoboard
 Catat hasil percobaan pada tabel 6.2

6. KESIMPULAN
Berdasarkan percobaan yang kami lakukan dapat disimpulkan bahwa :
1. Pada synchronous counter semua jalur input clock flip flop dihubungkan, sehingga
setiap flip-flop mendapatkan pulsa clock secara bersamaan. Dengan konfigurasi
menghubungkan semua input clock menjadi satu ini sychronous counter sering disebut
dengan parallel counter. Konfigurasi parallel pada syncronous counter ini memberikan
keuntungan pada synchronous counter yaitu tidak terjadinya penundaan waktu propagasi
(propagation delay). Synchronous counter juga memanfaatkan kondisi toggle dari
sebuah flip flop, pada synchronous conter flip-flop pertama akan selalu togle kemudian
flip-flop selanjutnya akan toggle pada saat output Q flip-flop sebelumnya berlogika
HIGH. Untuk mendapatkan kondisi seperti itu pada synchronous counter ditambahkan
gerbang AND untuk membaca logika output flip-flop sebelumnya.Apabila bit selector
berlogika ‘1’, maka logika tersebut akan diteruskan kedalam gerbang logika AND yang
berada diatas JKFF (lihat gambar di atas) yang akan membuat counter menjadi up atau
pencacah naik, sehingga membuat gerbang AND yang ada dibawah JKFF seolah-olah
mengeluarkan logika ‘0’ atau tidak berfungsi.

11
 2. Untuk merancang pencacah sinkron dengan suatu jenis FF perlu mengetahui tabel
transisi siklus pencacahannya dan tabel eksitasi dari FF yang bersangkutan. Selanjutnya,
dari kedua tabel itu ditampung dalam suatu tabel kebenaran untuk menentukan fungsi
saluran masukannya terhadap keluarannya. Fungsi tersebut dapat ditentukan dengan
bantuan peta Karnough

DAFTAR PUSTAKA

Nixon,Benny.2008.Diktat Laboratorium Digita;1.Jakarta:Politeknik Negeri Jakarta

http://baskarapunya.blogspot.co.id/2014/03/rangkaian-counter-dengan-jk-flip-flop.html?m=1

(diakses pada 19 November2016)

http://tech-mienowuna.blogspot.co.id/2015/03/modul-ii-pencacah-counter.html?m=1

(diakses pada 19 November 2016)

http://edwin-aw.web.ugm.ac.id/2010/05/counter-modulo-10-sinkron/

(diakses pada 19 November 2016)

12
LAMPIRAN

13
14
15