Nama : Muhamad Syahril Sidiq

NIM : 11170163000057

APLIKASI MULTIPLEXER DAN DEMULTIPLEXER

Dalam desain sistem digital skala besar
diperlukan garis untuk membawa banyak sinyal
digital. Kita tahu bahwa, hanya satu sinyal yang
dapat dilewati pada satu waktu melewati satu
garis. Dalam hal ini diperlukan suatu alat yang
akan memungkinkan kita untuk memilih, sinyal
yang ingin kita sampaikan pada saluran umum
ini, pada contoh berbeda. Perangkat semacam ini dinamai Multiplexer. Fungsi
multiplexer adalah untuk memilih salah satu dari input 'n' dan menghasilkan output
tunggal. Oleh karena itu, multiplexer disebut sebagai pemilih data. Gambar 1a, b
menunjukkan simbol dan tabel kebenaran 4: 1 MUX. Untuk meminimalkan biaya
sistem, multiplexer digunakan dengan memungkinkan pengurangan jumlah paket
rangkaian terintegrasi yang diperlukan untuk desain tertentu.
1. Multiplexer Kecepatan Tinggi menggunakan Teknologi CMOS berguna untuk
Aplikasi Industri
Untuk mendesain multiplexer yang hemat energi dan cepat, Log Transistor
Lulus diusulkan sebagai desain yang efisien yang melibatkan pengurangan jumlah
transistor dengan konsumsi daya minimal yang mencakup kecepatan switching
sementara dibandingkan dengan multiplexer lainnya. Proses perancangan ini tidak
hanya akan meningkatkan kecepatan tetapi juga menyediakan mekanisme konsumsi
daya yang efisien. Pekerjaan penelitian yang dilakukan dalam makalah ini akan
mencapai hasil yang baik dan juga menunjukkan efisiensi teknik optimasi tingkat
tinggi.
Sirkuit kombinasional yang diusulkan terutama berfokus pada penurunan
disipasi daya. Logika untuk Multiplexer 16: 1 dan 1:16 demultiplexer dirancang dan
hasilnya menunjukkan bahwa mereka memiliki daya yang lebih rendah disipasi dari
sirkuit CMOS konvensional. Disipasi daya pada sirkuit CMOS konvensional adalah
diminimalkan melalui teknik adiabatik.
Logika adiabatik bekerja dengan ide beralih kegiatan yang mengurangi daya
dengan menawarkan kembali energi yang tersimpan ke suplai. Sirkuit yang diusulkan
menggunakan ECRL dan IECRL dibandingkan dengan logika CMOS konvensional
untuk multiplexer 16: 1 dan demultiplexer 1:16. Ini mengamati bahwa teknik adiabatik
adalah pilihan yang baik untuk aplikasi daya rendah.
2. Desain Jaringan Kekebalan Buatan Multiplekser Optik / Demultiplexer
Penggunaan platform paralel yang efisien dan algoritma tentu dapat membantu
mengurangi waktu CPU secara substansial. Dalam karya ini, AIS bersama dengan
rumus analitik telah digunakan untuk merancang planar dan serat optik coupler berbasis
CDWM multiplexer / demultiplexer dengan cara yang efisien. Optimalisasi yang
disajikan di sini menunjukkan konvergensi yang memuaskan, hasil yang dioptimalkan
dengan kendala yang diberlakukan dan runtime pendek. Hasilnya divalidasi dengan
menggunakan FEM-BPM.
Nama : Muhamad Syahril Sidiq
NIM : 11170163000057
Nama : Muhamad Syahril Sidiq
NIM : 11170163000057

a. Pengukuran kalibrasi

No Gambar
1