Laporan Vi

LAPORAN PRAKTIKUM VI
REGISTER
Disusun untuk Memenuhi Tugas Mata Kuliah Praktikum

Digital dan Mikroprosesor
yang dibimbing oleh Drs. Suwasono, M.T.
Oleh:
Kelompok 8
Rizalina Nur Afifah 160533611512
Rizka Afdalia 160533611437
Tinesa Fara Prihandini 160533611443
Wahyuni Dwi Kumalasari 160533611426
UNIVERSITAS NEGERI MALANG

FAKULTAS TEKNIK
JURUSAN TEKNIK ELEKTRO
NOVEMBER 2017
A. TUJUAN
1. Mahasiswa dapat mengidentifikasi fungsi dan cara kerja dari rangkaian
Register SISO, PISO, SIPO dan PIPO dalam rangkaian elektronika digital.
2. Mahasiswa dapat mengkonsepkan three-state (logika 3-keadaan) pada

komponen elektronika digital.
3. Mahasiswa dapat merangkai rangkaian Register SISO, PISO, SIPO dan

PIPO dalam rangkaian elektronika digital.
4. Mahasiswa dapat menerapkan operasi dan aplikasi ring shift counter dan
Johnson shift counter.
B. DASAR TEORI
Register merupakan komponen elektronika digital yang berfungsi untuk
menyimpan secara sementara sekumpulan bit. Bit data yang dioperasikan
dalam sistem digital kadang-kadang perlu disimpan, dipindahkan, atau
digeser ke kiri atau ke kanan satu posisi atau lebih. Register geser dapat
menangani perpindahan bit data paralel dan serial, serta dapat digunakan
untuk mengonversi dari paralel ke serial dan serial ke paralel. Ada 4 macam
register geser, yaitu:
1. Serial-In, Serial-Out (SISO)

Siso adalah register geser dengan masukan berurutan keluaran
berurutan. IC pembentuk register SISO adalah 74LS74. Prinsip kerja dari
register SISO yaitu informasi/data dimasukan melalui word in dan akan
dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0. Karena jalan
keluarnya flip-flop satu dihubungkan kepada jalan masuk flip-flop
berikutnya, maka informasi didalam register akan digrser ke kanan selama
tebing dari denyut lonceng (Clock). Berikut adalah tabel kebenaran
rangkaian register SISO terlihat pada Tabel 6.1
Tabel 6.1 Tabel Kebenaran Register SISO
2. Serial-In, Parallel-Out (SIPO)

SIPO adalah register geser dengan masukan berurutan keluaran
serentak. IC pembentuk rangkaian register SIPO adalah 74LS164. Prinsip
kerja dari rangkaian register SIPO yaitu masukan-masukan data secara
deret akan dikeluarkan oleh D-FF setelah masukan denyut lonceng dari 0
ke 1. Keluaran data/informasi serial akan dapat dibaca secara paralel
setelah diberikan satu komando (Read Out). Bila dijalan masuk Read Out
diberi logik 0, maka semua keluaran AND adalah 0 dan bila Read Out
diberi logik 1, maka pintu-pintu AND menghubung langsungkan sinyal-
sinyal yang ada di Q masing-masing flip-flop.Berikut adalah tabel
kebenaran rangkaian register SISO terlihat pada Tabel 6.2
Tabel 6.2 Tabel Kebenaran Register SIPO
3. Parallel-In, Serial-Out (PISO)
PISO adalah register geser dengan masukan serentak keluaran
berurutan. IC pembentuk register PISO yaitu 74LS74,74LS76. Prinsip
kerja dari rangkaian register PISO yaitu mula-mula jalan masuk Data Load
= 0, maka semua pintu NAND mengeluarkan 1, sehingga jalan masuk set
dan rerset semuanya 1 berarti bahwa jalan masuk set dan reset tidak
berpengaruh. Jika Data Load = 1, maka semua input paralel akan
dilewatkan oleh NAND. Misal jalan masuk A=1, maka pintu NAND 1
mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan demikian
flip-flop diset sehingga menjadi Q=1. Karena flip-flop yang lainpun
dihubungkan dengan cara yang sama, maka mereka juga mengoper
informasi pada saat Data Load diberi logik 1. Setelah informasi berada
didalam register, Data Load diberi logik 0. Informasi akan dapat
dikeluarkan dari register dengan cara memasukkan denyut lonceng,
denyut-demi denyut keluar deret/seri. Untuk keperluan ini jalan masuk D
dihubungkan kepada keluaran Q.
4. Parallel-In Parallel-Out (PIPO)
PIPO adalah register geser dengan masukan serentak keluaran
serentak. IC pembentuk register PIPO yaitu 74LS774 dan 74LS173.
Prinsip kerja dari rangkaian register PIPO yaitu Sebelum dimasuki data
rangkaian direset dulu agar keluaran Q semuanya 0. Setelah itu data
dimasukkan secara paralel pada input D-FF dan data akan diloloskan
keluar secara paralel setelah flip-flop mendapat pulsa clock dari 0 ke 1.
Berikut adalah tabel kebenaran rangkaian register PIPO terlihat pada Tabel
6.3
Tabel 6.3 Tabel Kebenaran Register PIPO
IC 74LS164 merupakan register geser 8-bit serial-in, parallel out. IC

ini mempunyai 2 masukan seri yaitu A dan B yang secara sinkron dibaca
oleh clock yang dipicu pada tepi positif (CLK). Selain itu ada kaki Master-
Reset ( MR ) yang me-reset kedelapan flip-flop ketika diberi logika LOW.
Setiap pulsa clock tepi positif akan menggeser bit data 1 posisi ke kanan
sehingga bit data pertama yang dimasukkan akan dikeluarkan pada Q7
setelah delapan pulsa clock. Kaki 7 dihubungkan ke GND dan kaki 14
dihubungkan ke +5V. Susunan kaki IC 74LS164 dapat dilihat dalam
Gambar 6.1.
1 14
A VCC
2 13
B Q7
3 12
Q0 Q6
4 11
Q1 Q5
5 10
Q2 Q4
6 9
Q3 MR
7 8
GND CLK
74LS164
Gambar 6.1 Susunan Kaki IC 74LS164
IC 74LS165 merupakan register geser 8-bit serial/parallel-in, serial-

out. IC ini mempunyai kaki masukan seri SER dan 8 masukan paralel yaitu
P0 – P7 serta 2 luaran serial Q7 dan komplemennya Q7 yang merupakan
luaran flip-flop paling kanan. Untuk memasukkan 8 bit masukan secara
paralel, kaki PL harus berlogika LOW. Selain itu terdapat 2 masukan clock,
yaitu CLK1 yang dipicu pada tepi positif untuk menggeser bit data 1 posisi
ke kanan dan CLK2 yang merupakan clock enable aktif-LOW untuk
memulai/menghentikan operasi geser dengan meng-enable atau men-
disable clock. Kaki 8 dihubungkan ke GND dan kaki 16 dihubungkan ke
+5V. Susunan kaki IC 74LS165 dapat dilihat dalam Gambar 6.2.
1 16
PL VCC
2 15
CLK1 CLK2
3 14
P4 P3
4 13
P5 P2
5 12
P6 P1
6 11
P7 P0
7 10
Q7 SER
8 9
GND Q7
Gambar 6.2 Susunan Kaki74LS165

IC 74LS165
IC 74LS373 merupakan latch oktal yang terdiri dari 8 D-flip-flop

dan 8 buffer (penyangga) tri-state yang digunakan untuk menahan data 8-
bit. Komponen ini mempunyai 8 masukan, yaitu D0 – D7 dan 8 luaran,
yaitu Q0 –Q7. Selain itu ada juga masukan LE (latch enable - aktif-HIGH)
yang dihubungkan dengan masukan clock flip-flop dan masukan OE
(output enable - aktif-LOW) untuk mengijinkan buffer tri-state agar

mengeluarkan data pada luaran. Kaki 10 dihubungkan ke GND dan kaki 20
1 20
dihubungkan ke +5V. Susunan kaki
2 IC 74LS373 19
OE
Q0
VCC
Q7
dapat dilihat dalam
3 18
D0 D7
Gambar 6.3. 4
D1 D6
17
5 16
Q1 Q6
6 15
Q2 Q5
7 14
D2 D5
8 13
D3 D4
9 12
Q3 Q4
10 11
GND LE
PIN74373
Gambar 6.3 Susunan Kaki IC 74LS373
C. ALAT DAN BAHAN

1. Catu daya +5V DC
2. Multimeter
3. Project Board
4. Komponen: - 1 buah IC 74LS164
- 1 buah IC 74LS165
- 1 buah IC 74LS373
- 1 buah IC 74LS14
- 1 buah DIPSWITCH
- 8 buah LED
- 9 buah Resistor 10k 
- 8 buah Resistor 220 
- 1 buah Resistor 100 
- 1 buah Kapasitor 0,47 uF
- 1 buah push button
5. Kabel
6. Pinset
7. Logic Probe
D. LANGKAH KERJA
D.1 Langkah Kerja Rangkaian Register SISO
1. Rakitlah rangkaian seperti Gambar 6.4 pada project board. Hubungkan
kaki SER pada luaran rangkaian DIPSWITCH.
2. Ukur catu daya DC sebesar +5V. Matikan catu daya dan hubungkan ke
rangkaian.
3. Hidupkan catu daya. Cek luaran rangkaian DIPSWITCH, catat sisi
saklar ke sebelah mana yang mengeluarkan tegangan +5V (logika 1)
serta tegangan 0V (logika 0). Matikan catu daya.
Catatan: - LED nyala berarti logika 1 dan LED mati berarti logika 0.
- Kondisi luaran rangkaian push button:
- 1 jika dilepas, 0 jika ditekan,  saat ditekan,  saat dilepas
Input 10
SER
11
P0
12
P1
13
P2
+5V 14 Output
P3
3
P4
4
P5
5 9
P6 Q7
10k 6 7
A 74LS14 B 74LS14 P7 Q7
SW-PB 220
1 2 3 4 2 LED
CLK1
100 0 15
CLK2
1 1
0,47uF PL
74LS165
Gambar 6.4 Rangkaian untuk Percobaan Register

Geser SISO
4. Beri logika 0 pada kaki CLK2 dan logika 1 pada kaki PL dan
hidupkan catu daya.
5. Beri logika 1 pada kaki SER, tekan push button, dan catat kondisi LED
pada kaki Q7 dan Q7 pada baris pertama Tabel E.1.
6. Ulangi langkah 5 sesuai dengan logika lain seperti yang tertera dalam
Tabel D.1 untuk baris 2 dan seterusnya
D.2 Langkah Kerja Rangkaian Register PISO

1. Rakitlah rangkaian seperti Gambar 6.5 pada project board.
Hubungkan kaki P0 – P7 pada luaran rangkaian DIPSWITCH.
0 10
SER
11
P0
12
P1
13
Input P2
+5V 14 Output
P3
3
P4
4
P5
5 9
P6 Q7
10k 6 7
A 74LS14 B 74LS14 P7 Q7
SW-PB 220
1 2 3 4 2 LED
CLK1
100 15
CLK2
1
0,47uF PL
74LS165
Gambar 6.5 Rangkaian untuk Percobaan Register Geser PISO
2. Ukur catu daya DC sebesar +5V. Matikan catu daya dan hubungkan
ke rangkaian.
saklar ke sebelah mana yang mengeluarkan tegangan +5V (logika
1) serta tegangan 0V (logika 0). Matikan catu daya.
-1 jika dilepas, 0 jika ditekan,  saat ditekan,  saat dilepas
4. Beri logika 0 pada kaki SER dan hidupkan catu daya.
5. Beri logika 0 pada kaki P0 – P7, logika 1 pada kaki PL dan CLK2.
Tekan push button, dan catat kondisi LED pada kaki Q7 dan Q7
pada baris pertama Tabel D.2.

6. Beri logika 10101011 pada kaki P0P1P2P3P4P5P6P7, logika 1 pada
kaki CLK2 dan logika 0 pada kaki PL . Catat kondisi LED pada
kaki Q7 dan Q7 pada baris kedua Tabel D.2
7. Ulangi langkah 5 sesuai dengan kombinasi logika lain seperti yang
tertera dalam Tabel D.2 untuk baris 3 dan seterusnya.
D.2 Langkah Kerja Rangkaian Register SIPO

Hubungkan kaki A, B dan MR pada luaran rangkaian DIPSWITCH.
+5V Output
1 3
A Q0
Input 2 4
B Q1
5
Q2
10k 6
A 74LS14 B 74LS14 Q3
SW-PB 10
Q4
1 2 3 4 8 11
CLK Q5
100 12
Q6
9 13
0,47uF MR Q7
220
74LS164 LED
Gambar 6.6 Rangkaian untuk Percobaan Register Geser SIPO
ke rangkaian.
saklar ke sebelah mana yang mengeluarkan tegangan +5V (logika
1) serta tegangan 0V (logika 0). Matikan catu daya.
-1 jika dilepas, 0 jika ditekan,  saat ditekan,  saat dilepas
4. Beri logika 1 dan 0 pada kaki A dan B, logika 1 pada kaki MR .
Biarkan push button dalam kondisi tidak ditekan, dan catat kondisi
LED pada kaki Q0 – Q7 pada baris pertama Tabel E.3.
5. Ulangi langkah 4 sesuai dengan kombinasi logika lain seperti yang
tertera dalam Tabel E.3 untuk baris 2 dan seterusnya.
D.4 Langkah Kerja Rangkaian Register PIPO

INPUT
+5V
16
15
14
13
12
11
10
9
RESPACK3
10k ohm OUTPUT
1
2
3
4
5
6
7
8
220 ohm
1 16 3 2
D0 Q0
2 15 4 5
D1 Q1
3 14 7 6
D2 Q2
4 13 8 9
D3 Q3
5 12 13 12
D4 Q4
6 11 14 15
D5 Q5
7 10 17 16
D6 Q6
8 9 18 19
D7 Q7
SW-DIP8 1
OE
11
LE
74LS373
Gambar 6.7 Rangkaian IC 74373 untuk Percobaan Register Geser

PIPO
catu daya ke rangkaian.
Catatan: - Logika 1 diperoleh dengan menghubungkan pada +5V
sedangkan logika 0 diperoleh dengan menghubungkan pada GND.
-LED nyala berarti logika 1 dan LED mati berarti logika 0.
3. Cek kondisi saklar, catat arah switch untuk menunjukkan logika 0

dan 1.
4. Hidupkan catu daya.
5. Beri logika 0 pada kaki OE .
6. Beri logika 1 pada kaki LE, beri logika 01100000 pada masukan
D0–D7 dan catat logika luaran Q0-Y7 dalam Tabel 6.4 baris 1.
7. Beri logika 0 pada kaki LE, beri logika 10011111 pada masukan
D0–D7 dan catat logika luaran Q0–Q7 dalam Tabel 6.4 baris 2.
8. Ulangi langkah 6 dan 7 untuk kombinasi logika lain seperti yang
tertera dalam Tabel 6.4 untuk baris 3 - 10.
9. Beri logika 1 pada kaki OE
10. Beri logika sembarang (0 atau 1) pada masukan D0–D7 dan kaki LE,
serta catat luaran Q0–Q7 (dengan LED) pada baris 11 Tabel 6.7
11. Cek luaran Q0–Q7 dengan logic probe dan catat hasilnya dalam
baris terakhir Tabel E.4
E. DATA HASIL PERCOBAAN

E.1 Data Hasil Percobaan Register Geser SISO
MASUKAN LUARAN
SER CLK1 Q Q’
0  0 1
0  0 1
0  0 1
0  0 1
0  0 1
0  0 1
0  0 1
0  0 1
1  0 1
1  0 1
1  0 1
1  0 1
1  0 1
1  0 1
1  0 1
1  1 0
E.1 Data Hasil Percobaan Register Geser PISO

INPUT OUTPUT
P0 P1 P2 P3 P4 P5 P6 P7 PL CLK2 Q Q’
0 0 0 0 0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0 0 1 0 1
0 0 0 0 0 0 0 0 1 0 0 1
0 0 0 0 0 0 0 0 1 1 0 1
0 1 0 1 0 1 0 1 0 0 1 0
0 1 0 1 0 1 0 1 0 1 1 0
0 1 0 1 0 1 0 1 1 0 1 0
0 1 0 1 0 1 0 1 1 1 1 0
0 0 1 1 0 0 1 1 0 0 1 0
0 0 1 1 0 0 1 1 0 1 1 0
0 0 1 1 0 0 1 1 1 0 1 0
0 0 1 1 0 0 1 1 1 1 1 0
1 1 0 0 1 1 0 0 0 0 0 1
1 1 0 0 1 1 0 0 0 1 0 1
1 1 0 0 1 1 0 0 1 0 0 1
1 1 0 0 1 1 0 0 1 1 0 1
1 1 1 0 0 0 1 1 0 0 1 0
1 1 1 0 0 0 1 1 0 1 1 0
1 1 1 0 0 0 1 1 1 0 1 0
1 1 1 0 0 0 1 1 1 0 1 0
1 1 1 1 0 0 0 0 0 0 0 1
1 1 1 1 0 0 0 0 0 1 0 1
1 1 1 1 0 0 0 0 1 0 0 1
1 1 1 1 0 0 0 0 1 1 0 1
0 0 0 0 1 1 1 1 0 0 1 0
0 0 0 0 1 1 1 1 0 1 1 0
0 0 0 0 1 1 1 1 1 0 1 0
0 0 0 0 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 0 0 1 0
1 1 1 1 1 1 1 1 0 1 1 0
1 1 1 1 1 1 1 1 1 0 1 0
1 1 1 1 1 1 1 1 1 1 1 0
E.3 Data Hasil Percobaan Register Geser SIPO
MASUKAN LUARAN
A B MR CLK Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
0 0 0 1 0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0 0 0 0 0
0 1 0 1 0 0 0 0 0 0 0 0
0 1 1  0 0 0 0 0 0 0 0
1 0 0  0 0 0 0 0 0 0 0
1 0 1  0 0 0 0 0 0 0 0
1 1 0  0 0 0 0 0 0 0 0
(clock
1 1 1 1 0 0 0 0 0 0 0
0x)
(clock
1 1 1 1 1 0 0 0 0 0 0
1x)
(clock
1 1 1 1 1 1 0 0 0 0 0
2x)
(clock
1 1 1 1 1 1 1 0 0 0 0
3x)
(clock
1 1 1 1 1 1 1 1 0 0 0
4x)
(clock
1 1 1 1 1 1 1 1 1 0 0
5x)
(clock
1 1 1 1 1 1 1 1 1 1 0
6x)
(clock
1 1 1 1 1 1 1 1 1 1 1
7x)
E.4 Data Hasil Percobaan Register Geser PIPO

MASUKAN LUARAN
OE LE D0 D1 D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0
0 0 1 0 0 1 1 1 1 1 0 1 1 0 0 0 0 0
0 1 1 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0
0 0 0 1 0 1 1 0 1 0 1 0 1 0 0 0 0 0
0 1 1 1 1 0 0 0 0 0 1 1 1 0 0 0 0 0
0 0 0 0 0 1 0 0 0 1 1 1 1 0 0 0 0 0
0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1
0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0
1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0
F. ANALISA DATA
a. Rangkaian Register SISO
Pada rangkaian di atas kami menggunakan IC 74LS165 dan IC 74LS14.
IC 74LS165 merupakan register geser 8-bit serial/parallel-in, serial-
out. Sedangkan IC74LS14 merupakan IC yang digunakan sebagai fungsi
pembalik, dimana dalam IC 74LS14 terdapat gerbang logika NOT. Pada
rangkaian SISO ini menggunakan flip flop D(Data), dimana flip
keluarannya selalu sama dengan masukan yang diberikan Prinsip kerja dari
register SISO yaitu informasi/data dimasukan melalui word in dan akan
dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0. Karena jalan
berikutnya, maka informasi didalam register akan digrser ke kanan selama
tebing dari denyut lonceng (Clock).
Diagram Waktu SISO Table Kebenaran SISO

INPUT dengan CLOCK KE 0, 1, 2, 3, 4, 5, 6, 7 SR=0
Rangkaian Simulasi Rangkaian Praktikum
CLOCK KE 0, 1, 2, 3, 4, 5, 6, 7 SR=0 CLOCK KE 0, 1, 2, 3, 4, 5, 6, 7 SR=0

Rangkaian Resgister SISO dengan inputan clock ke 0, 1, 2, 3, 4, 5, 6, 7
dengan nilai inputan SR=0, dimana di dalam inputan SR=0 ini
menghasilkan keluaran dengan logika logika 0 ketika belum mencapai
batas akhir dari register tersebut. karena register ini merupakan register
geser 8-bit, maka batas akhir dalam proses pergeseran adalah ketika berada
pada clock ke-7. Hal ini dikarenakan pada switch dimulai dari 0.
Kemudian inputan tersebut masuk pada persimpangan anatara resistor
100Ohm, 10K Ohm, dan kapasitor 0,47µF. Sehingga inputan hasil
persimpangan tersebut tersebut akan menghasilkan aliran daya tersebut
akan masuk ke IC74LS14 U1A kaki ke-1 dengan kondisi menyala dan
akan menghasilkan keluaran dengan konsisi mati (pada IC ini terdapat
gerbang logika NOT sehingga hasil outputannya merupakan kebalikan dari
masukan). Kemudian aliran daya tersebut akan masuk ke dalam IC
74LS14 U1B kaki ke 3 dengan kondisi mati dan akan menghasilkan
keluaran dengan kondisi menyala (pada IC ini terdapat gerbang logika
NOT sehingga hasil outputannya merupakan kebalikan dari masukan).
Hasil keluaran dari IC 74LS14 U1.B akan masuk pada IC 74LS165 pada
kaki ke-2. Pada kaki ke-10 terdapat inputan SER dengan logika 0, dimana
inputan tersebut akan masuk ke IC 74LS165 bersama dengan clock 2 dan
clock 1. Pada IC 74LS165 terdapat 4 flip flop D. Hasil inputan dari clock
pertama dan clock kedua akan masuk pada flip flop D1 sehingga
menghasilkan keluaran Q pada flip-flop D1. Hasil dari inputan clock
pertama masuk ke flip-flop D2 sehingga menghasilkan keluaran Q pada
flip flop D2. Hasil dari inputan clock pertama masuk ke flip-flop D3
sehingga menghasilkan keluaran Q pada flip flop D3. Hasil dari inputan
clock pertama masuk ke flip flop D4 sehingga menghasilkan keluaran Q
pada flip flop D4(hasil keluaran ini merupakan hasil akhir dari keluaran
IC74LS165 dengan 2 keluaran yaitu SO berlogika 0(Low) dan QH’
berlogika 1(High)). Hasil keluaran SO dengan logika 0(Low) masuk pada
R3 dengan nilai hambatan 220Ohm sehingga menghasilkan logika
keluaran 1(High) dan akan menghasilkan keluaran dengan LED Q mati.
Hasil keluaran QH’ dengan logika 0(Low) masuk pada R3 dengan nilai
hambatan 220Ohm, sehingga menghasilkan logika keluaran 1(High) dan
akan menghasilkan keluaran dengan LED Q’ menyala. Jadi pada
rangkaian SISO dengan inputan SER = 0 tidak mengalami perubahan
(ketika clock sudah berada pada clock ke 7), hal ini dikarenakan inputan
tersebut berjalan secara seri menuju flip flop yang terakhir, Karena jalan
berikutnya sehingga informasi didalam register akan digeser ke kanan
selama tebing dari denyut lonceng (Clock). Pada rangkaian SISO dengan
inputan clock ke 0, 1, 2, 3, 4, 5, 6, 7 dengan nilai inputan SR=0,
menghasilkan keluaran yang sesui dengan diagram waktu flip-flop D. Pada
diagram waktu register SISO, menggunakan gerbang logika NOT.
Kemudian untuk outputan dari Q’ merupakan hasil invers (gerbang logika
NOT) dari outputan Q. Pada percobaan rangkaian register SISO dengan
inputan 0, 1, 2, 3, 4, 5, 6, 7 dengan nilai inputan SER=0 berhasil, karena
nilai output sesuai dengan tabel kebenaran dari simulasi dan diagram
waktu register SISO.
INPUT dengan CLOCK KE 0, 1, 2, 3, 4, 5, 6 SR=1
CLOCK KE 0, 1, 2, 3, 4, 5, 6 SR=1 CLOCK KE 0, 1, 2, 3, 4, 5, 6 SR=1
Rangkaian Resgister SISO dengan inputan clock ke 0, 1, 2, 3, 4, 5, 6

dengan nilai inputan SR=1, dimana di dalam inputan SER=1 ini
menghasilkan keluaran dengan logika logika 0 ketika belum mencapai
batas akhir dari register tersebut. karena register ini merupakan register
geser 8-bit, maka batas akhir dalam proses pergeseran adalah ketika
berada pada clock ke-7. Hal ini dikarenakan pada switch dimulai dari 0.
Kemudian inputan tersebut masuk pada persimpangan anatara resistor
akan masuk ke IC74LS14 U1A kaki ke-1 dengan kondisi menyala dan
gerbang logika NOT sehingga hasil outputannya merupakan kebalikan
dari masukan). Kemudian aliran daya tersebut akan masuk ke dalam IC
74LS14 U1B kaki ke 3 dengan kondisi mati dan akan menghasilkan
keluaran dengan kondisi menyala pada kaki 4 IC 74LS14 (pada IC ini
terdapat gerbang logika NOT sehingga hasil outputannya merupakan
kebalikan dari masukan). Hasil keluaran dari IC 74LS14 U1.B akan
masuk pada IC 74LS165 pada kaki ke-2. Pada kaki ke-10 terdapat
inputan SER dengan logika 1, dimana inputan tersebut akan masuk ke IC
74LS165 bersama dengan clock 2 dan clock 1. Pada IC 74LS165 terdapat
4 flip flop D. Hasil inputan dari clock pertama dan clock kedua akan
masuk pada flip flop D1 sehingga menghasilkan keluaran Q pada flip-flop
D1. Hasil dari inputan clock pertama masuk ke flip-flop D2 sehingga
menghasilkan keluaran Q pada flip flop D2. Hasil dari inputan clock
sehingga menghasilkan keluaran Q pada flip flop D4(hasil keluaran ini
merupakan hasil akhir dari keluaran IC74LS165 dengan 2 keluaran yaitu
S0 berlogika 0(Low) dan QH’ berlogika 1(High)). Hasil keluaran SO
dengan logika 0(Low) masuk pada R3 dengan nilai hambatan 220Ohm
sehingga menghasilkan logika keluaran 1(High) dan akan menghasilkan
keluaran dengan LED Q mati. Hasil keluaran QH’ dengan logika 0(Low)
masuk pada R3 dengan nilai hambatan 220Ohm, sehingga menghasilkan
logika keluaran 1(High) dan akan menghasilkan keluaran dengan LED Q’
menyala. Jadi pada rangkaian SISO dengan inputan SER = 1 tidak
mengalami perubahan (ketika clock sudah berada pada clock ke 6), hal ini
dikarenakan inputan tersebut berjalan secara seri dan jalan keluarnya flip-
flop satu dihubungkan kepada jalan masuk flip-flop berikutnya sehingga
informasi didalam register akan digeser ke kanan selama tebing dari
denyut lonceng (Clock). Pada rangkaian SISO dengan inputan inputan
clock ke 0, 1, 2, 3, 4, 5, 6 dengan nilai inputan SR=1, menghasilkan
keluaran yang sesaui dengan diagram waktu flip-flop D. Pada diagram
waktu register SISO, menggunakan gerbang logika NOT. Kemudian
untuk outputan dari Q’ merupakan hasil invers (gerbang logika NOT) dari
outputan Q. Pada percobaan rangkaian register SISO dengan inputan 0, 1,
2, 3, 4, 5, 6 dan nilai inputan SER=1 berhasil, karena nilai output sesuai
dengan tabel kebenaran dari simulasi dan diagram waktu register SISO.
INPUT dengan CLOCK KE-7 SR=1
CLOCK KE-7 SR=1 CLOCK KE-7 SR=1

Rangkaian Resgister SISO dengan inputan clock ke 7 dengan nilai
inputan SR=1, dimana di dalam inputan SR=1 ini menghasilkan keluaran
dengan logika logika 0 ketika belum mencapai batas akhir dari register
tersebut. karena register ini merupakan register geser 8-bit, maka batas
akhir dalam proses pergeseran adalah ketika berada pada clock ke-7. Hal
ini dikarenakan pada switch dimulai dari 0. Kemudian inputan tersebut
masuk pada persimpangan anatara resistor 100Ohm, 10K Ohm, dan
kapasitor 0,47µF. Sehingga inputan hasil persimpangan tersebut tersebut
akan menghasilkan aliran daya tersebut akan masuk ke IC74LS14 U1A
kaki ke-1 dengan kondisi menyala dan akan menghasilkan keluaran
dengan konsisi mati (pada IC ini terdapat gerbang logika NOT sehingga
hasil outputannya merupakan kebalikan dari masukan). Kemudian aliran
daya tersebut akan masuk ke dalam IC 74LS14 U1B kaki ke 3 dengan
kondisi mati dan akan menghasilkan keluaran pada kaki 4 IC 74LS14
dengan kondisi menyala (pada IC ini terdapat gerbang logika NOT
sehingga hasil outputannya merupakan kebalikan dari masukan). Hasil
keluaran dari IC 74LS14 U1.B akan masuk pada IC 74LS165 pada kaki
ke-2. Pada kaki ke-10 terdapat inputan SER dengan logika 1, dimana
inputan tersebut akan masuk ke IC 74LS165 bersama dengan clock 2 dan
clock 1. Pada IC 74LS165 terdapat 4 flip flop D. Hasil inputan dari clock
pertama dan clock kedua akan masuk pada flip flop D1 sehingga
menghasilkan keluaran Q pada flip-flop D1. Hasil dari inputan clock
sehingga menghasilkan keluaran Q pada flip flop D3. Hasil dari inputan
clock pertama masuk ke flip flop D4 sehingga menghasilkan keluaran Q
pada flip flop D4(hasil keluaran ini merupakan hasil akhir dari keluaran
IC74LS165 dengan 2 keluaran yaitu SO berlogika 1(High) dan QH’
berlogika 0(Low)). Hasil keluaran SO dengan logika 1(High) masuk pada
keluaran 1(High) dan akan menghasilkan keluaran dengan LED Q
menyala. Hasil keluaran QH’ dengan logika 0(Low) masuk pada R4
dengan nilai hambatan 220Ohm, sehingga menghasilkan logika keluaran
0(Low) dan akan menghasilkan keluaran dengan LED Q’ mati. Jadi pada
rangkaian SISO dengan inputan SER = 1 mengalami perubahan (ketika
clock sudah berada pada clock ke 7), hal ini dikarenakan inputan tersebut
berjalan secara seri dan jalan keluarnya flip-flop satu dihubungkan
kepada jalan masuk flip-flop berikutnya sehingga informasi didalam
register akan digeser ke kanan selama tebing dari denyut lonceng (Clock).
Pada rangkaian SISO dengan inputan inputan clock ke 7 dengan nilai
inputan SER=1, menghasilkan keluaran yang sesaui dengan diagram
waktu flip-flop D. Pada diagram waktu register SISO, menggunakan
gerbang logika NOT. Kemudian untuk outputan dari Q’ merupakan hasil
invers (gerbang logika NOT) dari outputan Q. Pada percobaan rangkaian
register SISO dengan inputan clock ke 7 dan nilai inputan SR=1 berhasil,
karena nilai output sesuai dengan tabel kebenaran dari simulasi dan
diagram waktu register SISO.
b. Rangkaian Register PISO

Pada rangkaian di atas kami menggunakan IC 74LS165 dan IC 74LS14. IC
74LS165 merupakan register geser 8-bit serial/parallel-in, serial-out.
Sedangkan IC74LS14 merupakan IC yang digunakan sebagai fungsi
pembalik, dimana dalam IC 74LS14 terdapat gerbang logika NOT. Pada
rangkaian ini menggunakan flip flop D(Data), dimana flip keluarannya
selalu sama dengan masukan yang diberikan pada rangkaian ini menggunaan
switch, dimana switch tersebut dimulai dari 0. Prinsip kerja dari rangkaian PISO
adalah data masuk Load = 0, maka semua pintu NND mengeluarkan 1, sehingga
jalan masuk Set dan Reset tidak berpengaruh. Jika data Load = 1 maka semua
inputa paralel akan dilewatkan oleh NAND.
Tabel Kebenaran PISO Diagram Waktu PISO
Data IC Preset Reset

0 1 1 0
1 1 0 1
0 0 1 1
1 0 1 1
INPUT P0=0; P1=0; P2=0; P3=0; P4=0; P5=0; P6=0; P7=0
Rangkaian Register PISO dengan pada clock pertama dengan kondisi

ditekan, inputan tersebut masuk pada persimpangan anatara resistor
akan masuk ke IC74LS14 U1.A kaki ke-1 dengan kondisi menyala dan
74LS14 U1.B kaki ke 3 dengan kondisi mati dan akan menghasilkan
kaki ke-2. Pada kaki ke-15 terdapat inputan clock 2 dengan nilai 1, karena
pada clock tersebut bersifat clock enable. Pada kaki pertama dimasukkan
inputan PL(power) yang berlogika 0(Off), dimana inputan ini digunakan
untuk memberikan logika untuk menghubungkan clock pertama dengan IC
74LS165. Pada kaki-10 diberikan inputan SER dengan logika 0(Off)
dimana nilai pada SER ini sudah ditetapkan untuk menghidupkan catu
daya. Pada kaki 11 diberikan inputan dari D0 dengan logika 0(On), kaki
12 diberikan inputan dari D1dengan logika 0(Off), kaki 13 diberikan
inputan dari D2 dengan logika 0(Off), kaki 14 diberikan inputan dari
D3dengan logika 0(Off), kaki 3 diberikan inputan dari D4 dengan logika
0(Off), kaki 4 diberikan inputan dari D5 dengan logika 0(Off), kaki 5
diberikan inputan dari D6 dengan logika 0(Off), kaki 6 diberikan inputan
dari D7 dengan logika 0(Off), Inputan d dibagi menjadi 2 masukan yang
pertama masuk pada gerbang logika NOT, dimana hasil dari gerbang
logika NOT akan masuk ke gerbang NAND dan satu inputannya masuk ke
gerbang logika NAND. Hasil keluaran dari gerbang logika NAND tersebut
masuk pada flip flop D1, hasil keiuaran dari flip flop D1 masuk ke flip
flop D2, D3, D4 dengan jalan rangkaian yang sama. Hasil dari inputan
clock pertama masuk ke flip D4 sehingga menghasilkan keluaran Q pada flip
flop D4(hasil keluaran ini merupakan hasil akhir dari keluaran IC74LS165 dengan
2 keluaran yaity S0 berlogika 0(Low) dan QH’ berlogika 1(High)). Hasil keluaran
SO dengan logika 0(Low) masuk pada R3 dengan nilai hambatan 220Ohm
sehingga menghasilkan logika keluaran 0(Low) dan akan menghasilkan keluaran
dengan LED D1 mati. Hasil keluaran QH’ dengan logika 1(High) masuk pada R3
dengan nilai hambatan 220Ohm, sehingga menghasilkan logika keluaran 1(High)
dan akan menghasilkan keluaran dengan LED D2 menyala.
Dengan inputan CLK2 berlogika 0 dan PL Dengan inputan CLK2 berlogika 0 dan PL
berlogika 0
berlogika 1
berlogika 0 berlogika 1
Pada rangkaian PISO inputan P0=0; P1=0; P2=0; P3=0; P4=0; P5=0; P6=0;
P7=0, menghasilkan keluaran yang sesuai dengan diagram waktu flip-flop
D. Pada diagram waktu register PISO, menggunakan gerbang logika NOT.
NOT) dari outputan Q. Pada percobaan rangkaian register PISO dengan
inputan P0=0; P1=0; P2=0; P3=0; P4=0; P5=0; P6=0; P7=0 berhasil, karena
nilai output sesuai dengan tabel kebenaran dari simulasi dan diagram
waktu register PISO.
Kesimpulan:
Nilai keluaran pada rangkaian PISO dengan inputan P0=0; P1=0; P2=0;
P3=0; P4=0; P5=0; P6=0; P7=0 dengan inputan clk2 dan PL yang berbeda,
akan menghasilkan keluaran yang sama yaitu Q berlogika 0 (LED mati)
dan Q’ berlogika 1(LED menyala). Hal ini dikarenakan pada rangkaian
PISO nilai clk2 jika berlogika 1 maka nilai keluaran tidak berubah
meskipun nilai pada PL, clk1, dan inputan data dirubah, begitupun dengan
nilai inputan PL jika berlogika 0 maka nilai masukan dari clk 1 tidak dapat
mengalirkan data (fungsi PL mengatur kerja pada clk1).
INPUT P0=0; P1=1; P2=0; P3=1; P4=0; P5=1; P6=0; P7=1

daya. Pada kaki 11 diberikan inputan dari D0 dengan logika 0(On), kaki 12
diberikan inputan dari D1dengan logika 1(On), kaki 13 diberikan inputan
dari D2 dengan logika 0(Off), kaki 14 diberikan inputan dari D3dengan
logika 1(On), kaki 3 diberikan inputan dari D4 dengan logika 0(Off), kaki
4 diberikan inputan dari D5 dengan logika 1(On), kaki 5 diberikan inputan
dari D6 dengan logika 0(Off), kaki 6 diberikan inputan dari D7 dengan
logika 1(On), Inputan d dibagi menjadi 2 masukan yang pertama masuk
pada gerbang logika NOT, dimana hasil dari gerbang logika NOT akan
masuk ke gerbang NAND dan satu inputannya masuk ke gerbang logika
NAND. Hasil keluaran dari gerbang logika NAND tersebut masuk pada
flip flop D1, hasil keiuaran dari flip flop D1 masuk ke flip flop D2, D3,
D4 dengan jalan rangkaian yang sama. Hasil dari inputan clock pertama
masuk ke flip D4 sehingga menghasilkan keluaran Q pada flip flop
D4(hasil keluaran ini merupakan hasil akhir dari keluaran IC74LS165
dengan 2 keluaran yaity S0 berlogika 0(Low) dan QH’ berlogika 1(High)).
Hasil keluaran SO dengan logika 1(High) masuk pada R3 dengan nilai
hambatan 220Ohm sehingga menghasilkan logika keluaran 1(High) dan
akan menghasilkan keluaran dengan LED D1 menyala. Hasil keluaran
QH’ dengan logika 0(Low) masuk pada R3 dengan nilai hambatan
220Ohm, sehingga menghasilkan logika keluaran 0(Low) dan akan
menghasilkan keluaran dengan LED D2 mati.
P7=1 menghasilkan keluaran yang sesuai dengan diagram waktu flip-flop
inputan P0=0; P1=1; P2=0; P3=1; P4=0; P5=1; P6=0; P7=1 berhasil, karena nilai
output sesuai dengan tabel kebenaran dari simulasi dan diagram waktu register
PISO.
Kesimpulan:
akan menghasilkan keluaran yang sama yaitu Q berlogika 1 (LED
menyala) dan Q’ berlogika 0 (LED mati). Hal ini dikarenakan pada
rangkaian PISO nilai clk2 jika berlogika 1 maka nilai keluaran tidak
berubah meskipun nilai pada PL, clk1, dan inputan data dirubah, begitupun
dengan nilai inputan PL jika berlogika 0 maka nilai masukan dari clk 1 tidak
dapat mengalirkan data (fungsi PL mengatur kerja pada clk1).
INPUT P0=0; P1=0; P2=1; P3=1; P4=0; P5=0; P6=1; P7=1

daya. Pada kaki 11 diberikan inputan dari D0 dengan logika 0(Off), kaki
inputan dari D2 dengan logika 1(On), kaki 14 diberikan inputan dari
D3dengan logika 1(On), kaki 3 diberikan inputan dari D4 dengan logika
diberikan inputan dari D6 dengan logika 1(On), kaki 6 diberikan inputan
dari D7 dengan logika 1(On), Inputan d dibagi menjadi 2 masukan yang
clock pertama masuk ke flip D4 sehingga menghasilkan keluaran Q pada
flip flop D4(hasil keluaran ini merupakan hasil akhir dari keluaran
IC74LS165 dengan 2 keluaran yaity S0 berlogika 0(Low) dan QH’
berlogika 1(High)). Hasil keluaran SO dengan logika 1(High) masuk pada
keluaran 1(High) dan akan menghasilkan keluaran dengan LED D1 mati.
Hasil keluaran QH’ dengan logika 0(Low) masuk pada R3 dengan nilai
hambatan 220Ohm, sehingga menghasilkan logika keluaran 0(Low) dan
akan menghasilkan keluaran dengan LED D2 menyala.
inputan P0=0; P1=0; P2=1; P3=1; P4=0; P5=0; P6=1; P7=1berhasil, karena nilai
PISO.
Dengan inputan CLK2 berlogika 0 dan PL Dengan inputan CLK2 berlogika 0 dan
berlogika 0 PL berlogika 1
Kesimpulan:
Nilai keluaran pada rangkaian PISO inputan P0=0; P1=0; P2=1; P3=1; P4=0;
P5=0; P6=1; P7=1, dengan inputan clk2 dan PL yang berbeda, akan
menghasilkan keluaran yang sama yaitu Q berlogika 1(LED menyala dan
Q’ berlogika 0(LED mati). Hal ini dikarenakan pada rangkaian PISO nilai
clk2 jika berlogika 1 maka nilai keluaran tidak berubah meskipun nilai
pada PL, clk1, dan inputan data dirubah, begitupun dengan nilai inputan PL
jika berlogika 0 maka nilai masukan dari clk 1 tidak dapat mengalirkan data
(fungsi PL mengatur kerja pada clk1).
INPUT P0=1; P1=1; P2=0; P3=0; P4=1; P5=1; P6=0; P7=0

dari D2 dengan logika 0(Off), kaki 14 diberikan inputan dari D3dengan
logika 0(Off), kaki 3 diberikan inputan dari D4 dengan logika 1(On), kaki
dari D6 dengan logika 0(Off), kaki 6 diberikan inputan dari D7 dengan
logika 0(Off). Inputan d dibagi menjadi 2 masukan yang pertama masuk
Hasil keluaran SO dengan logika 0(Low) masuk pada R3 dengan nilai
hambatan 220Ohm sehingga menghasilkan logika keluaran 0(Low) dan
akan menghasilkan keluaran dengan LED D1 mati. Hasil keluaran QH’
dengan logika 1(High) masuk pada R3 dengan nilai hambatan 220Ohm,
sehingga menghasilkan logika keluaran 1(High) dan akan menghasilkan
keluaran dengan LED D2 menyala.
Pada rangkaian PISO inputan P0=1; P1=1; P2=0; P3=0; P4=1; P5=1;
P6=0; P7=0 menghasilkan keluaran yang sesuai dengan diagram waktu flip-
flop D. Pada diagram waktu register PISO, menggunakan gerbang logika
NOT. Kemudian untuk outputan dari Q’ merupakan hasil invers (gerbang
logika NOT) dari outputan Q. Pada percobaan rangkaian register PISO
dengan inputan P0=1; P1=1; P2=0; P3=0; P4=1; P5=1; P6=0; P7=0 berhasil,
karena nilai output sesuai dengan tabel kebenaran dari simulasi dan diagram
waktu register PISO.
Kesimpulan:
INPUT P0=1; P1=1; P2=1; P3=0; P4=0; P5=0; P6=1; P7=1

dari D2 dengan logika 1(On), kaki 14 diberikan inputan dari D3dengan
logika 0(Off), kaki 3 diberikan inputan dari D4 dengan logika 0(Off), kaki
4 diberikan inputan dari D5 dengan logika 0(Off), kaki 5 diberikan inputan
dari D6 dengan logika 1(On), kaki 6 diberikan inputan dari D7 dengan
logika 1(On). Inputan d dibagi menjadi 2 masukan yang pertama masuk
akan menghasilkan keluaran dengan LED D1 menyala. Hasil keluaran QH’
dengan logika 0(Low) masuk pada R3 dengan nilai hambatan 220Ohm,
sehingga menghasilkan logika keluaran 0(Low) dan akan menghasilkan
keluaran dengan LED D2 mati.
P7=1menghasilkan keluaran yang sesuai dengan diagram waktu flip-flop
inputan P0=1; P1=1; P2=1; P3=0; P4=0; P5=0; P6=1; P7=1berhasil, karena nilai
PISO.
Kesimpulan:
P3=0; P4=0; P5=0; P6=1; P7=1dengan inputan clk2 dan PL yang berbeda,
menyala) dan Q’ berlogika 1(LED mati). Hal ini dikarenakan pada
INPUT P0=1; P1=1; P2=1; P3=1; P4=0; P5=0; P6=0; P7=0

daya. Pada kaki 11 diberikan inputan dari D0 dengan logika 1(On), kaki
12 diberikan inputan dari D1dengan logika 1(On), kaki 13 diberikan
inputan dari D2 dengan logika 1(On), kaki 14 diberikan inputan dari
D3dengan logika 1(On), kaki 3 diberikan inputan dari D4 dengan logika
diberikan inputan dari D6 dengan logika 0(Off), kaki 6 diberikan inputan
dari D7 dengan logika 0(Off). Inputan d dibagi menjadi 2 masukan yang
berlogika 1(High)). Hasil keluaran SO dengan logika 0(Low) masuk pada
keluaran 0(Low) dan akan menghasilkan keluaran dengan LED D1 mati.
Hasil keluaran QH’ dengan logika 1(High) masuk pada R3 dengan nilai
hambatan 220Ohm, sehingga menghasilkan logika keluaran 1(High) dan
akan menghasilkan keluaran dengan LED D2 menyala.
nilai output sesuai dengan tabel kebenaran dari simulasi dan diagram waktu
register PISO.
Kesimpulan:
P3=1; P4=0; P5=0; P6=0; P7=0, dengan inputan clk2 dan PL yang berbeda,
INPUT P0=0; P1=0; P2=0; P3=0; P4=1; P5=1; P6=1; P7=1

daya. Pada kaki 11 diberikan inputan dari D0 dengan logika 0(Off), kaki
inputan dari D2 dengan logika 0(Off), kaki 14 diberikan inputan dari
D3dengan logika 0(Off), kaki 3 diberikan inputan dari D4 dengan logika
1(On), kaki 4 diberikan inputan dari D5 dengan logika 1(On), kaki 5
diberikan inputan dari D6 dengan logika 1(On), kaki 6 diberikan inputan
dari D7 dengan logika 1(On), Inputan d dibagi menjadi 2 masukan yang
berlogika 1(High)). Hasil keluaran SO dengan logika 1(High) masuk pada
keluaran 1(High) dan akan menghasilkan keluaran dengan LED D1
menyala. Hasil keluaran QH’ dengan logika 0(Low) masuk pada R3
dengan nilai hambatan 220Ohm, sehingga menghasilkan logika keluaran
0(Low) dan akan menghasilkan keluaran dengan LED D2 mati.
inputan P0=0; P1=0; P2=0; P3=0; P4=1; P5=1; P6=1; P7=1, berhasil, karena
register PISO.
berlogika 1
berlogika 0
Kesimpulan:
menyala) dan Q’ berlogika 1(LED mati). Hal ini dikarenakan pada
INPUT P0=1; P1=1; P2=1; P3=1; P4=; P5=1; P6=1; P7=1

dari D2 dengan logika 1(On), kaki 14 diberikan inputan dari D3dengan
logika 1(On), kaki 3 diberikan inputan dari D4 dengan logika 1(On), kaki
dari D6 dengan logika 1(On), kaki 6 diberikan inputan dari D7 dengan
logika 1(On). Inputan d dibagi menjadi 2 masukan yang pertama masuk
akan menghasilkan keluaran dengan LED D1 menyala. Hasil keluaran QH’
dengan logika 0(Low) masuk pada R3 dengan nilai hambatan 220Ohm,
sehingga menghasilkan logika keluaran 0(Low) dan akan menghasilkan
keluaran dengan LED D2 mati.
register PISO.
Kesimpulan:
c. Rangkaian Register SIPO

Pada rangkaian di atas kami menggunakan IC 74LS164 dan IC
74LS14. IC pembentuk rangkaian register SIPO adalah 74LS164.
Sedangkan IC74LS14 merupakan IC yang digunakan sebagai fungsi
pembalik, dimana dalam IC 74LS14 terdapat gerbang logika NOT.
Prinsip kerja dari rangkaian register SIPO yaitu masukan-masukan
data secara deret akan dikeluarkan oleh D-FF setelah masukan
denyut lonceng dari 0 ke 1. Keluaran data/informasi serial akan dapat
dibaca secara paralel setelah diberikan satu komando (Read Out).
Bila dijalan masuk Read Out diberi logik 0, maka semua keluaran
AND adalah 0 dan bila Read Out diberi logik 1, maka pintu-pintu
AND menghubung langsungkan sinyal-sinyal yang ada di Q masing-
masing flip-flop.
Diagram Waktu SIPO Tabel kebenaran SIPO

INPUT A=0; B=0; MR’=0
Rangkaian Simulasi
A=0; B=0; MR’=0
Rangkaian Resgister SIPO dengan inputan A=0; B=0; MR’=0 akan masuk
pada persimpangan anatara resistor 100Ohm, 10K Ohm, dan kapasitor
0,47µF. Sehingga inputan hasil persimpangan tersebut tersebut akan
menghasilkan aliran daya tersebut akan masuk ke IC74LS14 U1A kaki
ke-1 dengan kondisi menyala dan akan menghasilkan keluaran dengan
konsisi mati (pada IC ini terdapat gerbang logika NOT sehingga hasil
outputannya merupakan kebalikan dari masukan). Kemudian aliran daya
tersebut akan masuk ke dalam IC 74LS14 U1B kaki ke 3 dengan kondisi
mati dan akan menghasilkan keluaran dengan kondisi menyala (pada IC ini
kebalikan dari masukan). Hasil keluaran dari IC 74LS14 U1.B akan masuk
pada IC 74LS164 pada kaki ke-3. Pada kaki ke-9 terdapat inputan MR’
dengan logika 0. Inputan A=0 dan B=0 masuk pada gerbang logika AND,
dimana hasil dari gerbang logika AND dan clock digunakan sebagain
inputan pada flip flop D(karena pada IC 74LS164 menggunakan gerbang
logika AND). Hasil inputan dari clock pertama dan clock kedua akan
flip flop D3. Hasil dari inputan clock pertama masuk ke flip D4 sehingga
menghasilkan keluaran Q pada flip flop D4(hasil keluaran ini merupakan
hasil akhir dari keluaran IC74LS164 dengan 8 keluaran yaitu Q0
berlogika LOW, Q1 berlogika LOW, Q2 berlogika LOW, Q3 berlogika
LOW, Q4 berlogika LOW, Q5 berlogika LOW, Q6 berlogika LOW, Q7
berlogika LOW. Hasil keluaran QO masuk ke resistor R3 dengan logika
0(Low), Q1 masuk pada R4 dengan logika 0(Low), Q2 masuk pada R9
dengan logika 0(Low), Q3 masuk pada R6 dengan logika 0(Low), Q4
masuk pada R10 dengan logika 0(Low), Q5 masuk pada R11 dengan
logika 0(Low), Q6 masuk pada R12 dengan logika 0(Low), Q7 masuk
pada R13 dengan logika 0(Low) dimana nilai hambatan dari rangkaian
tersebut 220Ohm sehingga menghasilkan keluaran dengan LED Q3 mati,
Q4 mati, Q5 mati, Q6 mati, Q10 mati, Q11 mati, Q12 mati, dan Q13 mati.
Pada diagram waktu SIPO ini menggunakan flip flop D, dimana pada flip
flop ini menggunakan gerbang logika NOT. Pada rangkaian register SIPO
dengan inputan A=0; B=0; MR’=0 berhasil, karena nilai output sesuai
dengan tabel kebenaran dari smulasi dan diagram waktu.

Rangkaian Simulasi
A=0; B=0; MR’=1

Rangkaian Simulasi
A=0; B=1; MR’=0

Rangkaian Register SIPO dengan inputan A=0; B=1; MR’=0 akan masuk

Rangkaian Simulasi
A=0; B=1; MR’=1


Rangkaian Simulasi
A=1; B=0; MR’=0


Rangkaian Simulasi
A=1; B=0; MR’=1
Rangkaian Simulasi
A=1; B=1; MR’=0

A=1; B=1; MR’=1(0xclock) A=1; B=1; MR’=1(0xclock)



pada IC 74LS164 pada kaki ke-8(dengan kondisi menyala). Pada kaki ke-9
terdapat inputan MR’ dengan logika 1.Sesuai dengan prinsip dari
rangkaian SIPO jika Read Out diberi logika 0, maka semua keluaran AND
adalah 0 dan bila Read Out diberi logika 1, maka pintu-pintu AND
menghubung langsungkan sinyal-sinyal yang ada di Q masing-masing flip-
flop. Kemudian inputan A=1 dan B=1 masuk pada gerbang logika AND,
hasil akhir dari keluaran IC74LS164 dengan 8 keluaran, dimana kondisi
dari keluaran tersebut tergantung dengan jumlah clock tersebut ditekan,
jadi semakin bertambah jumlah clock yang ditekan maka LED akan akan
menyala lebih banyak dengan proses yang bergantian(bergeser). Dimana
hasil keluaran menunujukkan sesuai dengan clock yang ditekan jika clock
tersebut ditekan sebanyak 1x maka LED pada Q3 akan menyala(High),
kemudian jika clock tersebut ditekan sebanyak 2x maka LED pada Q4
akan menyala(High), kemudian jika clock tersebut ditekan sebanyak 3x
maka LED pada Q5 akan menyala(High), kemudian jika clock tersebut
ditekan sebanyak 4x maka LED pada Q6 akan menyala(High), kemudian
jika clock tersebut ditekan sebanyak 5x maka LED pada Q10 akan
menyala(High), kemudian jika clock tersebut ditekan sebanyak 6x maka
LED pada Q11 akan menyala(High), kemudian jika clock tersebut ditekan
sebanyak 7x maka LED pada Q12 akan menyala(High), dan ketika jika
clock tersebut ditekan sebanyak 8x maka LED pada Q13 akan
menyala(High). Jadi LED jumlah LED yang menyala akan bertambah
jika proses penekanan clock tersebut juga bertambah.
d. Rangkaian Register PIPO

Pada rangkaian di atas kami menggunakan IC 74LS373. IC 74LS373
merupakan IC pembentuk register PIPO. Pada rangkaian ini menggunakan
flip flop D(Data), dimana flip keluarannya selalu sama dengan masukan
yang diberikan pada rangkaian ini menggunaan switch, dimana switch
tersebut dimulai dari 0. Prinsip kerja dari rangkaian register PIPO yaitu
Sebelum dimasuki data rangkaian direset dulu agar keluaran Q semuanya
0. Setelah itu data dimasukkan secara paralel pada input D-FF dan data
akan diloloskan keluar secara paralel setelah flip-flop mendapat inputan
clock dari 0 ke 1.
Tabel Kebenaran Register PIPO Diagram Waktu Register PIPO

INPUT D0=0; D1=1; D2=1; D3=0; D4=0; D5=0; D6=0, D7=0; OE’=0;
LE=1
Pada rangkaian ini nilai inputan diperoleh dengan menggunakan switch

sebagai alat untuk menginputkan data, dimana pada switch tersebut
dimulai dari 0 dengan inputan D0=0; D1=1; D2=1; D3=0; D4=0; D5=0;
D6=0, D7=0; OE’=0; LE=1 dimana 0(Off) dan 1(On). Inputan dari switch
akan masuk pada IC 74LS373 dimana sebelum masuk pada IC, inputan
switch tersebut terhubung dengan respack (inputan tersebut masuk pada
kaki 3, 4, 7, 8, 13, 14, 17, 18 pada IC 74LS373). Pada kaki pertama
digunakan untuk memasukkan OE’ dengan logika 0 yang dihubungkan
pada kaki 1 IC 74LS343, kemudian untuk LE digubungkan dengan kaki 11
pada IC 74LS343. Pada rangkaian ini menggunakan IC menggunakan
IC74LS343, dimana di dalam IC tersebut terdapat flip-flop D. Setelah itu
data dimasukkan secara paralel pada input D-FF dan data akan diloloskan
Hasil keluaran dari IC tersebut digunakan untuk menyatakan nilai outputan
Q0=Q7. Sebelum dialirkan pada dioda LED, hasil outputan tersebut
terlebih dahulu dihubungkan dengan resistor 220Ohm, sehingga keluaran
dari rangkaian register PIPO dengan inputan D0=0; D1=1; D2=1; D3=0;
D4=0; D5=0; D6=0, D7=0; OE’=0; LE=1 keluaran yang menyala sejumlah 2
LED (Q1, Q2) dan yang tidak menyala sejumlah 6 LED (Q0, Q3, Q4, Q5, Q6,
Q7).
Pada diagram waktu PIPO ini menggunakan flip flop D, dimana pada flip
flop ini menggunakan gerbang logika NOT. Pada rangkaian register PIPO
dengan inputan D0=0; D1=1; D2=1; D3=0; D4=0; D5=0; D6=0, D7=0;
OE’=0; LE=1 tekanan berhasil, karena nilai output sesuai dengan tabel
kebenaran dari smulasi dan diagram waktu.
LE=0

dimulai dari 0 dengan inputan D0=1; D1=0; D2=0; D3=1; D4=1; D5=1;
D6=1, D7=1; OE’=0; LE=0 dimana 0(Off) dan 1(On). Inputan dari switch
akan masuk pada IC 74LS373 dimana sebelum masuk pada IC, inputan
switch tersebut terhubung dengan respack (inputan tersebut masuk pada
kaki 3, 4, 7, 8, 13, 14, 17, 18 pada IC 74LS373). Pada kaki pertama
digunakan untuk memasukkan OE’ dengan logika 0 yang dihubungkan
pada kaki 1 IC 74LS343, kemudian untuk LE digubungkan dengan kaki 11
pada IC 74LS343. Pada rangkaian ini menggunakan IC menggunakan
IC74LS343, dimana di dalam IC tersebut terdapat flip-flop D. Setelah itu
data dimasukkan secara paralel pada input D-FF dan data akan diloloskan
D4=1; D5=1; D6=1, D7=1; OE’=0; LE=0, keluaran yang menyala sejumlah
2 LED (Q1, Q2) dan yang tidak menyala sejumlah 6 LED (Q0, Q3, Q4, Q5,
Q6, Q7).
OE’=0; LE=0, tekanan berhasil, karena nilai output sesuai dengan tabel
LE=1

dimulai dari 0 dengan D0=1; D1=0; D2=1; D3=0; D4=0; D5=0; D6=0, D7=0;
OE’=0; LE=1 dimana 0(off) dan 1(On). Inputan dari switch akan masuk
pada IC 74LS373 dimana sebelum masuk pada IC, inputan switch tersebut
terhubung dengan respack (inputan tersebut masuk pada kaki 3, 4, 7, 8, 13,
14, 17, 18 pada IC 74LS373). Pada kaki pertama digunakan untuk
memasukkan OE’ dengan logika 0 yang dihubungkan pada kaki 1 IC
74LS343, kemudian untuk LE digubungkan dengan kaki 11 pada IC
74LS343. Pada rangkaian ini menggunakan IC menggunakan IC74LS343,
dimana di dalam IC tersebut terdapat flip-flop D. Setelah itu data
2 LED (Q0, Q2) dan yang tidak menyala sejumlah 6 LED (Q 1, Q3, Q4, Q5,
Q6, Q7,)
LE=0

D4=1; D5=0; D6=1, D7=0; OE’=0; LE=0 keluaran yang menyala sejumlah 2
LED (Q0, Q2) dan yang tidak menyala sejumlah 6 LED (Q 1, Q3, Q4, Q5, Q6,
Q7,).
OE’=0; LE=0 tekanan berhasil, karena nilai output sesuai dengan tabel
LE=1
3 LED (Q0, Q1, Q2) dan yang tidak menyala sejumlah 3 LED (Q3, Q4, Q5,
Q6, Q7).
LE=0

OE’=0; LE=0, dimana 0(off) dan 1(On). Inputan dari switch akan masuk
3 LED (Q0, Q1, Q2) dan yang tidak menyala sejumlah 3 LED (Q3, Q4, Q5,
Q6, Q7).
LE=1

5 LED (Q0, Q4, Q5, Q6, Q7) dan yang tidak menyala sejumlah 3 LED (Q 1,
Q2, Q3).
LE=0

5 LED (Q0, Q4, Q5, Q6, Q7) dan yang tidak menyala sejumlah 3 LED (Q 1,
Q2, Q3).
LE=1

8 LED (Q0, Q1, Q2, Q3, Q4, Q5, Q6, Q7) dan yang tidak menyala tidak ada
(semua menyala).
LE=0

D4=0; D5=0; D6=0, D7=0; OE’=0; LE=0, keluaran dari rangkaian diatas
tidak ada LED (Q0, Q1, Q2, Q3, Q4, Q5, Q6, Q7) yang menyala.
LE=1

D4=0; D5=0; D6=1, D7=1; OE’=1; LE=1, keluaran dari rangkaian diatas
tidak ada LED (Q0, Q1, Q2, Q3, Q4, Q5, Q6, Q7) yang menyala.
Kesimpulan:
Pada rangkaian PIPO jika nilai pada inputan LE berlogika 0 maka

berapapun inputan yang masuk pada rangkaian register PIPO tidak akan
bias terbaca (fungsi dari LE yaitu mengatur masuk atau tidaknya daya dari
switch) sehingga keluaran dari rangkaian akan bernilai sama dengan
inputan data sebelumnya. Saat inputan pada CE’ berlogika 1 maka
berapapun inputan data yang dimasukkan nilai keluaran akan bernilai
0(mati) hal ini dikarenakan CE digunakan untuk mengatur kerja dari IC
74LS373.
G. TUGAS
1. Tuliskan tabel fungsi IC 74LS164, 74LS165, dan 74LS373 beserta penjelasan tentang
prinsip kerjanya.
Fungsi Prinsip kerja

IC 74LS164 Digunakan sebagai IC data akan dibaca secara parallel
geser pada rangkaian setelah di read out diman jika
shift register (SIPO) pada read out diberi logika 0,
yang akan mengeser maka semua keluaran AND
masukan berurutan adalah 0 namun saat read out
keluaran serentak. diberi logika1, maka semua
keluaran AND adalah 1.
IC 74LS165 Digunakan sebagai IC IC ini mempunyai kaki masukan
geser pada rangkaian seri SER dan 8 masukan paralel
shift register (PISO) yaitu P0–P7 serta 2 luaran serial
yang akan mengeser Q7 dan komplemennya Q7 yang
masukan berurutan merupakan luaran flip-flop paling
keluaran serentak. kanan.
IC 74LS373 Digunakan sebagai IC IC ini memiliki masukan LE
geser pada rangkaian (latch enable - aktif-HIGH) yang
shift register terdiri dari dihubungkan dengan masukan
8 D-flip-flop dan 8 clock flip-flop dan masukan OE
buffer atau penyangga (output enable - aktif-LOW)

tri-state yang untuk mengijinkan buffer tri-state
digunakan untuk agar mengeluarkan data pada
menahan data 8-bit. luaran.
2. Jelaskan tentang ring-shift counter dan Johnson-shift counter beserta

operasi kerjanya.
Jawaban:
a. Ring-shift counter  merupakan rangkaian register geser yang
dilengkapi dengan jaringan loop tertutup antara output Q flip-flop
terakhir ke input pada flip-flop pertama. Rangkaian ini meggunkan
Inputan D flip flop yang diambil dari output D flip-flop sebelumnya, D
flip flop berfungsi sebagai ring counter apabila salah satu inputan SET
D flip flop diberi logika 1 dan yang lain 0, serta output yang berlogika
1 tersebut akan bergeser ke output yang lain.
b. Johnson-shift counter merupakan rangkaian register yang digunakan
untuk mengatur nyala display. Rangkaian ini menggunakan inputan D
flip flop pertama yang diambil dari output D flip flop terakhir.
3. Sebutkan jenis-jenis latch berdasarkan pemicuannya dan jelaskan

perbedaan diantara jenis-jenis tersebut. Berikan contoh untuk masing-
masing latch tersebut.
Jawab:
Latch (register pemalang) merupakan register dengan inputan data yang
akan dipertahankan pada keluarannya, walaupun masukan tersebut telah
dihilangkan. Berdasarkan pemicunya latch dibagi menjadi 2 yaitu:
1. Transparent (transparent) Dalam pemalang transparan yang disebut
juga pemalang peka aras (level sensitive), keadaan keluaran mengikuti
keadaan masukan selama penabuh berkeadaan aktif dan keadaan
keluaran dipalang pada keadaan masukan tepat sebelum penabuh
berubah ke keadaan tak aktif dan tetap pada keadaan tersebut sampai
penabuh berkeadaan aktif kembali. Jadi pemalangan terjadi pada saat
perubahan penabuh dari keadaan aktif, misalnya logika 1 (aras
tegangan tinggi), ke keadaan tak aktif, misalnya logika 0 (aras
tegangan rendah).
2. Terpicu (triggered) pemalang terpicu, keadaan keluaran hanya berubah pada
saat munculnya pulsa pemicu pada perubahan penabuh dari aras tinggi ke aras
rendah. Keadaan keluaran dipalang pada keadaan masukan tepat pada saat
munculnya pulsa pemicu, dan tetap pada keadaan tersebut sampai munculnya pulsa
pemicu berikutnya.
Tabel Keadaan masing-masing flip-flop D dalam

pemalang:
(a) transparan, (b) terpicu (c) digram waktu
4. Analisislah rangkaian pengonversi serial ke paralel 16-bit.
Pada rangkaian pengonversi serial ke paralel 16-bit berisi 16 bit

serial yang merupakan serial yang merupakan keluaran dari register geser
dan 16 bit paralel yang merupakan keluaran dari register penyimpanan.
Masukan terpisah dari pin output disediakan untuk pembagian . dengan
menggunakan clock yang terpisah/berbeda, isi dari register geser akan
dipindahkan ke register penyimpanan. Isi register penyimpanan juga bisa
dikembalikan pada register geser. Sinyal yang tinggi pada masukan
inputan select akan mencegah pergeseran secara paralel.
Register geser 16 bit beroperasi di salah satu dari empat mode,
seperti yang ditentukan oleh sinyal yang diberikan pada input Chip Select
(CS’), Read / Write (R / W’) dan Store Clock Pulse (STCP). Perubahan
status ditunjukkan oleh tepi jatuh Shift Clock Pulse (SHCP’). Dalam mode
Shift Right, data masuk dari D0 dari pin Serial Input (SI) dan keluar dari
Q15 melalui pin Serial Data Output (SO). Dalam Beban Paralel mode,
data dari register penyimpanan keluaran masuk register geser dan serial
shifting dihambat.
Register penyimpanan berada dalam mode Hold saat CS’ atau R /
W’ HIGH. Dengan CS dan R / W’ keduanya LOW, register penyimpanan
sejajar dimuat dari register geser di tepi naik STCP. Untuk mencegah
pencatatan register geser yang salah, SHCP’ harus berada dalam keadaan
LOW selama transisi CS-ROW-to-HIGH. Untuk mencegah pencatatan
register penyimpanan yang salah, STCP harus RENDAH selama transisi
HIGH-to-LOW CS jika R / W’ LOW, dan juga harus RENDAH selama
transisi HIGH-to-LOW R / W’ jika CS’ adalah LOW.
H. KESIMPULAN
Kesimpulan dari rangkaian SISO, PISO, SIPO, dan PIPO adalah IC
74LS373 merupakan latch oktal yang terdiri dari 8 D-flip-flop dan 8 buffer
(penyangga) tri-state yang digunakan untuk menahan data 8-bit. Komponen ini
mempunyai 8 masukan, yaitu D0 – D7 dan 8 luaran, yaitu Q0 –Q7. Selain itu ada
juga masukan LE (latch enable - aktif-HIGH) yang dihubungkan dengan masukan
clock flip-flop dan masukan OE (output enable - aktif-LOW) untuk mengijinkan
buffer tri-state agar mengeluarkan data pada luaran. Kaki 10 dihubungkan ke
GND dan kaki 20 dihubungkan ke +5V. Pada register geser SISO, jalur masuk
data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini
data mengalami pergeseran, flip flop pertama menerima masukan dari input,
sedangkan flip flop kedua menerima masukan dari flip flop pertama dan
seterusnya.
Pada register geser PISO mempunyai jalur masukan sejumlah flip flop
yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke
dalam register secara serentak dengan dikendalikan sinyal kontrol, sedangkan data
keluar satu per satu (secara serial)
Prinsip kerja register PIPO mempunyai jalur masukan dan keluaran sesuai
dengan jumlah flip flop yang menyusunnya. Pada PIPO jenis IC 74174 data
masuk dan keluar secara serentak. Prinsip kerja Register SIPO adalah.
Mempunyai data masuk satu per satu (secara serial) dan dikeluarkan secara
serentak. Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal
kontrol tidak diberikan, data akan tetap tersimpan dalam register.
DAFTAR RUJUKAN
Tim Asisten Dosen. 2017. Jobsheet 6 Register. Malang: Universitas Negeri

Malang.
Atrageutanyo, 2012. Makalah Tentang Register Geser. (Online),

https://atrageutanyo3.wordpress.com/2012/04/21/makalah-tentang-
register-geser/, diakses pada 22 November 2017.

Laporan Vi

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Laporan Vi

Diunggah oleh

Hak Cipta:

Format Tersedia

LAPORAN PRAKTIKUM VI

Disusun untuk Memenuhi Tugas Mata Kuliah Praktikum

UNIVERSITAS NEGERI MALANG

2. Mahasiswa dapat mengkonsepkan three-state (logika 3-keadaan) pada

3. Mahasiswa dapat merangkai rangkaian Register SISO, PISO, SIPO dan

1. Serial-In, Serial-Out (SISO)

2. Serial-In, Parallel-Out (SIPO)

IC 74LS164 merupakan register geser 8-bit serial-in, parallel out. IC

Gambar 6.1 Susunan Kaki IC 74LS164

IC 74LS165 merupakan register geser 8-bit serial/parallel-in, serial-

Gambar 6.2 Susunan Kaki74LS165

IC 74LS373 merupakan latch oktal yang terdiri dari 8 D-flip-flop

(output enable - aktif-LOW) untuk mengijinkan buffer tri-state agar

Gambar 6.3 Susunan Kaki IC 74LS373

C. ALAT DAN BAHAN

Gambar 6.4 Rangkaian untuk Percobaan Register

D.2 Langkah Kerja Rangkaian Register PISO

Gambar 6.5 Rangkaian untuk Percobaan Register Geser PISO

pada baris pertama Tabel D.2.

D.2 Langkah Kerja Rangkaian Register SIPO

Gambar 6.6 Rangkaian untuk Percobaan Register Geser SIPO

D.4 Langkah Kerja Rangkaian Register PIPO

Gambar 6.7 Rangkaian IC 74373 untuk Percobaan Register Geser

3. Cek kondisi saklar, catat arah switch untuk menunjukkan logika 0

E. DATA HASIL PERCOBAAN

E.1 Data Hasil Percobaan Register Geser PISO

E.3 Data Hasil Percobaan Register Geser SIPO

E.4 Data Hasil Percobaan Register Geser PIPO

Diagram Waktu SISO Table Kebenaran SISO

Rangkaian Simulasi Rangkaian Praktikum

CLOCK KE 0, 1, 2, 3, 4, 5, 6, 7 SR=0 CLOCK KE 0, 1, 2, 3, 4, 5, 6, 7 SR=0

CLOCK KE 0, 1, 2, 3, 4, 5, 6 SR=1 CLOCK KE 0, 1, 2, 3, 4, 5, 6 SR=1

Rangkaian Resgister SISO dengan inputan clock ke 0, 1, 2, 3, 4, 5, 6

Rangkaian Simulasi Rangkaian Praktikum

CLOCK KE-7 SR=1 CLOCK KE-7 SR=1

b. Rangkaian Register PISO

Tabel Kebenaran PISO Diagram Waktu PISO

Data IC Preset Reset

INPUT P0=0; P1=0; P2=0; P3=0; P4=0; P5=0; P6=0; P7=0

Rangkaian Register PISO dengan pada clock pertama dengan kondisi

INPUT P0=0; P1=1; P2=0; P3=1; P4=0; P5=1; P6=0; P7=1

INPUT P0=0; P1=0; P2=1; P3=1; P4=0; P5=0; P6=1; P7=1

Rangkaian Register PISO dengan pada clock pertama dengan kondisi

INPUT P0=1; P1=1; P2=0; P3=0; P4=1; P5=1; P6=0; P7=0

Rangkaian Register PISO dengan pada clock pertama dengan kondisi

INPUT P0=1; P1=1; P2=1; P3=0; P4=0; P5=0; P6=1; P7=1

INPUT P0=1; P1=1; P2=1; P3=1; P4=0; P5=0; P6=0; P7=0

Rangkaian Register PISO dengan pada clock pertama dengan kondisi

INPUT P0=0; P1=0; P2=0; P3=0; P4=1; P5=1; P6=1; P7=1

Rangkaian Register PISO dengan pada clock pertama dengan kondisi

INPUT P0=1; P1=1; P2=1; P3=1; P4=; P5=1; P6=1; P7=1

Rangkaian Register PISO dengan pada clock pertama dengan kondisi

c. Rangkaian Register SIPO

Diagram Waktu SIPO Tabel kebenaran SIPO

A=0; B=0; MR’=0

INPUT A=0; B=0; MR’=1

A=0; B=0; MR’=1

A=0; B=1; MR’=0

INPUT A=0; B=1; MR’=1

A=0; B=1; MR’=1

INPUT A=1; B=0; MR’=0

A=1; B=0; MR’=0

INPUT A=1; B=0; MR’=1